在3G移动通信网络建设中，如何实现密集城区的无线网络覆盖是目前基站的发展方向。目前网络覆盖理念的核心思想就把传统宏基站的基带处理和射频部分分离，分成基带处理单元和射频拉远单元两个设备，这样既节省空间、降低设置成本，又提高了组网效率。本文研究的数字收发机用于WCDMA基站系统的射频拉远单元中，实现移动通信网中射频信号的传输工作。 数字收发机主要由射频处理部分、模数/数模转换部分、数字上下变频处理部分、接口转换以及数字光模块组成。本文研究的重点是数字上下变频处理部分。设计采用软件无线电的架构和FPGA技术，所设计的数字上下变频部分可以在不修改硬件电路的基础上只需修改软件部分的参数则可实现多种频率的变频处理，极大地降低了开发成本，且缩短了开发周期。 根据系统设计的设计要求，以及现有芯片使用情况比较，本文选用Altera公司的：FPGA芯片，应用公司提供的Dspbuilder作为系统级的开发工具，应用Quartus Ⅱ作为综合、布局布线工具实现数字上下变频处理部分设计。 本文的主要研究工作包括以下几个部分： (1)对数字收发机的整体结构进行分析研究，确定数字收发机的实现结构和各个部分的功能； (2)通过对数字上下变频的相关理论的研究，分析出数字上下变频的结构、实现方法及性能； (3)通过对数控振荡器、CIC滤波器、FIR滤波器进行理论研究、内部实现结构以及性能分析，得出具体的参数和仿真实现结构； (4)使用FPGA中的IP核技术来实现数字上下变频，利用Matlab中Dspbuilder提供的IP核分别进行NCO、CIC、FIR的仿真工作；并得出数字上下变频的总体仿真实现结果； (5)对高速收发通道进行了研究和设计，根据系统的要求给出了数据帧结构，并采用Altera的第三代FPGA产品Stratix Ⅱ GX系列芯片实现了数字收发机的信号的串并/并串的接口转换。为后续继续研究工作奠定基础。
上传时间： 2013-06-21
上传用户：zhuo0008
数字信号发生器是数字信号处理中不可缺少的调试设备。在某工程项目中，为了提供特殊信号，比如雷达信号，就需要设计专用的数字信号发生器，用以达到发送雷达信号的要求。在本文中提出了使用PCI接口的专用数字信号发生器方案。 该方案的目标是能够采录雷达信号，把信号发送到主机作为信号文件存储起来，然后对这个信号文件进行航迹分离，得到需要的航迹信号文件。同时，信号发生器具有发送信号的功能，可以把不同形式的信号文件发送到检测端口，用于设备调试。 在本文中系统设计主要分为硬件和软件两个方面来介绍： 硬件部分采用了FPGA逻辑设计加上外围电路来实现的。在硬件设计中，最主要的是FPGA逻辑设计，包括9路主从SPI接口信号的逻辑控制，片外SDRAM的逻辑控制，PCI9054的逻辑控制，以及这些逻辑模块间信号的同步、发送和接收。在这个过程中信号的方向是双向的，所选用的芯片都具有双向数据的功能。 在本文中软件部分包括驱动软件和应用软件。驱动软件采用PLXSDK驱动开发，通过控制PCI总线完成数据的采录和发送。应用软件中包括数据提取和数据发送，采用卡尔曼滤波器等方法。 通过实验证明该方案完全满足数据传输的要求，达到SPI传输的速度要求，能够完成航迹提取，以及数据传输。
上传时间： 2013-07-03
上传用户：xzt
本文从工程设计和应用出发,根据某机载设备直接序列扩频(DS-SS)接收机声表面波可编程抽头延迟线(SAW.P.TDL)中频相关解扩电路的指标要求,提出了基于FPGA器件的中频数字相关解扩器的替代设计方案,通过理论分析、软件仿真、数学计算、电路设计等方法和手段,研制出了满足使用环境要求的工程化的中频数字相关器,经过主要性能参数的测试和环境温度验证试验,并在整机上进行了试验和试用,结果表明电路性能指标达到了设计要求。对工程应用中的部分问题进行了初步研究和分析,其中较详细地分析了SAW卷积器、SAW.P.TDL以及中频数字相关器在BPSK直扩信号相关解扩时的频率响应特性。 论文的主要工作在于： (1)根据某机载设备扩频接收机基于SAW.P.TDL的中频解扩电路要求,进行理论分析、电路设计、软件编程,研制基于FPGA器件的中频数字相关器,要求可在扩频接收机中原位替代原SAW相关解扩电路； (2)对中频数字相关器的主要性能参数进行测试,进行了必要的高低温等环境试验,确定电路是否达到设计指标和是否满足高低温等环境条件要求； (3)将基于FPGA的中频数字相关器装入扩频接收机,与原SAW.P.TDL中频解扩电路置换,确定与接收机的电磁兼容性、与中放电路的匹配和适应性,测试整个扩频接收机的灵敏度、动态范围、解码概率等指标是否满足接收机模块技术规范要求； (4)将改进后的扩频接收机装入某机载设备,测试与接收机相关的性能参数,整机进行高低温等主要环境试验,确定电路变化后的整机设备各项指标是否满足其技术规范要求； (5)通过对基于FPGA的中频数字相关器与SAW.P.TDL的主要性能参数进行对比测试和分析,特别是电路对频率偏移响应特性的对比分析,从而得出初步的结论。
上传时间： 2013-06-22
上传用户：徐孺
数据采集系统是将传感器输出的模拟信号进行采集，转换成数字信号，然后送入计算机进行处理，并按需要的形式输出处理结果的系统。随着计算机技术和电子信息技术的高速发展，数据采集结合先进的电子技术，已经能利用软件来处理大量测量数据。近年来，对于数据采集系统的要求与日俱增，数据采集系统有着非常良好的应用前景。如今的数据采集技术已渗透到分析仪器、医疗器械、雷达、通讯、等技术领域。 本论文在研究了USB总线技术的基础上，详细介绍了一个基于USB和FPFA技术的数据采集系统，包括硬件设计、固件设计、设备驱动程序设计和主机应用程序设计。在硬件设计部分，本文先介绍了数据采集芯片、FPGA以及USB2.0接口芯片FX2 CY7C68013的性能和特点，然后给出了具体的硬件设计方案；在固件设计部分，本文先介绍了FX2的固件架构，随后详细地介绍了CY7C68013GPIF接口模式的固件设计；在驱动程序开发部分，先引入了WDM驱动程序开发模型，然后介绍了本数据采集系统的USB设备驱动程序的设计；最后结合驱动程序完成了基于虚拟仪器LabVIEW的主机应用程序。
上传时间： 2013-07-16
上传用户：zjt20011220
随着计算机运算速度的提高和计算机网络的发展，基于离散对数问题和大整数因子分解问题的数字签名算法越来越不能满足信息安全的需要。为了满足信息安全的要求，安全性依赖于椭圆曲线离散对数困难问题(ECDLP)的椭圆曲线密码体制是当前密码学界研究的热点之一。现有的求解ECDLP的算法都是全指数时间复杂度的算法。由于专用集成电路具有速度快、性能好、安全性高等优势，使得采用专用集成电路来实现椭圆曲线密码体制己成为主要趋势。因此，本课题着眼于应用，针对基于椭圆曲线数字签名算法的FPGA实现进行了较为深入的探讨与研究。 本课题从实际应用的需要出发，以初等数论、有限域理论、数字签名技术和椭圆曲线理论为依据，确定了如下基于椭圆曲线数字签名算法的硬件实现方案：首先，对实现基于椭圆曲线数字签名算法所需的算法和技术进行了剖析和系统设计。然后，按照层次化、模块化的设计思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述语言VHDL作为设计输入，对各运算器和控制模块进行电路设计；采用Menter公司的ModelSim SE 6.2b工具对之进行功能仿真，以保证底层设计的正确性。最后，在确保每个模块的设计正确的前提下，完成电路的总体设计，再进行总体设计的仿真与测试。 本课题对Schnorr数字签名算法的改进，实现了比未改进前的Schnorr数字签名算法平均节省三分之一的运行时间。对基于椭圆曲线数字签名算法的设计也获得了良好的指标：产生签名只需要1ms多的时间，验证签名也需要不到3ms。本课题的研究对实现电子交易安全方面有重要的作用，尤其是在密钥分配、电子货币、电子证券、电子商务和电子政务等领域都有重要的应用价值，其成果具有广泛的应用前景。
上传时间： 2013-04-24
上传用户：独孤求源
随着语音技术应用的发展，语音信号数字处理的实时性要求越来越突出。这就要求在系统设计中，对系统的硬件环境要求更高。随着语音处理算法的日益复杂，用普通处理器对语音信号进行实时处理，已经不能满足需要。专用语音信号处理芯片能解决实时性的要求，同时对器件的资源要求也是最低的。 论文利用Altera公司的新一代可编程逻辑器件在数字信号处理领域的优势，对语音信号的常用参数—LPC(线性预测编码，Linear Predictive Coding)参数提取的FPGA(现场可编程门阵列，Field Programmable Gate Array)实现进行了深入研究。论文首先对语音的离散数学模型和短时平稳特性进行了分析，深入讨论了语音线性预测技术。第二，对解线性预测方程组的自相关法和协方差斜格法进行了比较，提出了一种基于协方差斜格法的LPC参数提取系统的总体设计方案。第三，对Altera公司的Cyclon系列可编程器件的内部结构进行了研究，分析了在QuartusⅡ开发平台上进行FPGA设计的流程。第四，对系统的各个功能模块进行了设计，所有算法通过Verilog硬件描述语言实现，并对其工作过程进行了详细的分析。最后，在Altera FPGA目标芯片EP1C6Q240C8上，对LPC参数提取系统进行了仿真验证。 系统具有灵活的输入输出接口，能方便地同其它语音处理模块相连，构成一个完整的语音处理专用芯片，可以应用于语音编解码、语音识别等系统。
上传时间： 2013-04-24
上传用户：TI初学者
采用现场可编程门阵列(FPGA)可以快速实现数字电路，但是用于生成FPGA编程的比特流文件的CAD工具在编制大规模电路时常常需要数小时的时间，以至于许多设计者甚至通过在给定FPGA上采用更多的资源，或者以牺牲电路速度为代价来提高编制速度。电路编制过程中大部分时间花费在布线阶段，因此有效的布线算法能极大地减少布线时间。 许多布线算法已经被开发并获得应用，其中布尔可满足性(SAT)布线算法及几何查找布线算法是当前最为流行的两种。然而它们各有缺点：基于SAT的布线算法在可扩展性上有很大缺陷；几何查找布线算法虽然具有广泛的拆线重布线能力，但当实际问题具有严格的布线约束条件时，它在布线方案的收敛方面存在很大困难。基于此，本文致力于探索一种能有效解决以上问题的新型算法，具体研究工作和结果可归纳如下。 1、在全面调查FPGA结构的最新研究动态的基础上，确定了一种FPGA布线结构模型，即一个基于SRAM的对称阵列(岛状)FPGA结构作为研究对象，该模型仅需3个适合的参数即能表示布线结构。为使所有布线算法可在相同平台上运行，选择了美国北卡罗来纳州微电子中心的20个大规模电路作为基准，并在布线前采用VPR399对每个电路都生成30个布局，从而使所有的布线算法都能够直接在这些预制电路上运行。 2、详细研究了四种几何查找布线算法，即一种基本迷宫布线算法Lee，一种基于协商的性能驱动的布线算法PathFinder，一种快速的时延驱动的布线算法VPR430和一种协商A
上传时间： 2013-05-18
上传用户：ukuk
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时，减小时钟偏差，本文设计了内置于FPGA芯片中的延迟锁相环，采用一种全数字的电路结构，将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路，和延时补偿调整电路，配合特定的控制逻辑电路，完成时钟延时补偿。在输入时钟频率不变的情况下，只需一次调节过程即可完成输入输出时钟的同步，锁定时间较短，噪声不会积累，抗干扰性好。 在Smic0.18um工艺下，设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz，最大抖动时间为35ps，锁定时间为13个输入时钟周期。另外，完成了时钟相移电路的设计，实现可编程相移，为用户提供与输入时钟同频的相位差为90度，180度，270度的相移时钟；时钟占空比调节电路的设计，实现可编程占空比，可以提供占空比为50/50的时钟信号；时钟分频电路的设计，实现频率分频，提供1.5，2，2.5，3，4，5，8，16分频时钟。
上传时间： 2013-07-06
上传用户：LouieWu
感应电机由于具有可靠性好、结构简单、价格低廉和体积小等优点，成为生产实践中应用最广泛的一种电动机。然而，感应电机是一个多变量、强耦合、非线性的时变系统，这使得感应电机的控制十分复杂，尤其是在对控制精度要求比较高的场合，设计出高精度的感应电机控制系统变得非常困难。 针对高精度感应电机控制较困难的问题，本文分析了感应电机的数学建模方法及电机控制策略问题。在对感应电机的数学模型进行了数学推导的基础上，在Matlab/Simulink平台上建立了感应电机的电机模型，提出了一种感应电机控制系统仿真建模的新方法。对常用的数字脉宽调制方法进行了数学推导及仿真研究，并将模糊控制理论应用于感应电机的变频调速系统中，改善了传统PI控制器超调较大、响应较慢、鲁棒性差的缺点。仿真结果验证模糊PI控制方案的优越性。 在感应电机建模仿真的基础上，根据高精度感应电机控制器的需求及FPGA的特点，本文提出感应电机控制器的的设计方案。按照FPGA模块化设计思想，将整个系统进行了合理的划分，对SVPWM、Park变换、模糊PI控制器、反馈速度测量等重要模块的FPGA硬件实现算法进行了深入的研究。并在一些模块算法的设计上提出了自己的思路。各模块在Modelsim平台上完成功能仿真后并下载到Spartan-3E开发板上完成硬件验证。
上传时间： 2013-04-24
上传用户：tdyoung
当今的船用导航雷达具有数字化、多功能、高性能、多接口、网络化。同时要求具有高可靠性、高集成度、低成本，信号处理单元的小型化，产品更新周期短。要同时满足上述需求，高集成度的器件应用是必须的。同时开发周期要短，需求软件的可移植性要强，并且是模块化设计，现场可编程门阵列器件(FPGA)已经成为设计首选。 现场可编程门阵列是基于通过可编程互联连接的可配置逻辑块(CLB)矩阵的可编程半导体器件。与为特殊设计而定制的专用集成电路(ASIC)相对，FPGA可以针对所需的应用或功能要求进行编程。虽然具有一次性可编程(OTP)FPGA，但是主要是基于SRAM的，其可随着设计的演化进行重编程。CLB是FPGA内的基本逻辑单元。实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个由4或6个输入、一些选型电路(多路复用器等)和触发器组成的可配置开关矩阵。开关矩阵是高度灵活的，可以进行配置以便处理组合逻辑、移位寄存器或RAM。当今的FPGA已经远远超出了先前版本的基本性能，并且整合了常用功能(如RAM、时钟管理和：DSP)的硬(ASIC型)块。由于具有可编程特性，所以FPGA是众多市场的理想之选。它高集成度，以及用于设计的强大软件平台、IP核、在线升级可满足需求。 本文介绍了基于FPGA实现船用导航雷达数字信号处理的设计，这是一个具体的、已经完成并进行小批量生产的产品，对指导实践具有一定意义。
上传时间： 2013-04-24
上传用户：稀世之宝039
