dds信号发生器程序设计，框图，基于CPLD控制的DDS数字频率合成器设计
上传时间： 2015-08-13
上传用户：xjz632
2006altera大赛－基于软核Nios的宽谱正弦信号发生器设计：摘要：本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA公司的 Cyclone 系列 FPGA 为数字平台，将微处理器、总线、数字频率合成器、存储器和 I/O 接口等硬件设备集中在一片 FPGA 上，利用直接数字频率合成技术、数字调制技术实现所要求波形的产生，用 FPGA 中的 ROM 储存 DDS 所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理（DSP）技术，通过在 Nios 中软件编程解决 不同的调制方式的实现和选择。系统频率实现 1Hz～20MHz 可调，步进达到了1Hz；完成了调幅、调频、二进制 PSK、二进制 ASK、二进制 FSK 调制和扫频输出的功能。
标签： Nios Cyclone altera ALTERA
上传时间： 2015-09-02
上传用户：coeus
EDA实验本科论文，对学习电子工程专业的学生有很大帮助，是关于直接数字频率合成器的
上传时间： 2013-12-20
上传用户：大融融rr
本程序功能: DDS文件夹内的程序，完成直接数字频率合成功能,有正弦,三角,方波三种波形,并能扫频. 可通过键盘操作设置频率参数和选择波形种类和控制运行. 由两部分组成,"C"文件夹内,是用于在 51 单片机上运行的 C语言程序, "Verilog"文件夹内,是用Verilog语言编写的 FPGA 程序.
上传时间： 2014-12-06
上传用户：cazjing
鉴于传统波形发生器的不足，采用数字合成技术构成任意波形发生器，此波形发生器可以产生任意波形的周期信号，能灵活控制信号的频率幅值，相位，并在很宽的范围内快速切换频率，具有高分辨输出，运用DDS技术构建频率信号源，可获得连续精确调整的信号频率，幅值相位控制方便，存储容量大；AWG占微机系统资源少，通用性好，具有较强的移植性和很高的性能价格比。 研究的内容是利用数字频率合成技术构成任意波形发生器，且通过RS232串行接口传到PC，供PC机管理。
标签： 波形发生器
上传时间： 2013-12-29
上传用户：lo25643
本代码介绍了使用VHDL开发FPGA的一般流程，最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL，在软件开发平台ISE上完成，可以在较高速时钟频率（100MHz）下正常工作。该设计的频率计能准确的测量频率在1Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到芯片Spartan-II上取得良好测试效果。
上传时间： 2014-01-12
上传用户：hj_18
基于ＦＰＧＡ平台，实现了直接数字频率合成。
标签：
上传时间： 2014-06-12
上传用户：R50974
C51开发者应用软件包，包括256色液晶字模程序，LCD字模软件、频率计算软件、51定时计算软件，串口调试助手等。希望对大家有帮助
上传时间： 2015-12-30
上传用户：王楚楚
能够进行大数运算，使用堆栈和重载功能，可以进行多位数字的计算
标签： 运算
上传时间： 2014-01-01
上传用户：ouyangtongze
电压控制LC振荡器，采用凌阳十六位单片机SPCE061A完成电压控制LC振荡器的控制。采用锁相环式频率合成器技术，由SPCE061A实现对PLL数字频率合成器的控制。此程序基于凌阳十六位单片机SPCE061A的u nSP IDE开发环境。
上传时间： 2016-05-06
上传用户：问题问题
