用QUARTUS编译通过的等精度频率计，我错误，但有几个警告（不影响设计）。我的毕业设计啊！！！
标签： QUARTUS 编译 等精度频率计
上传时间： 2015-10-23
上传用户：lwwhust
摘要：介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术（DDS）的三相多波形函数发生器的基本原理，并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序
标签： CPLD DDS 可编程逻辑器件 三相
上传时间： 2015-10-28
上传用户：wqxstar
三相直接数字频率合成器dds的VHDL源码，希望对大家有帮助
标签： VHDL dds 三相 数字频率合成器
上传时间： 2014-08-01
上传用户：ouyangtongze
基于DDS 芯片AD9852 的数字频率合成系统设计
标签： 9852 DDS AD 芯片
上传时间： 2014-01-24
上传用户：cuiyashuo
介绍了直接数字频率合成器DDS(Direct Digital Synthesizer)的组成、工作原理及性能
标签： Synthesizer Digital Direct DDS
上传时间： 2013-12-20
上传用户：杜莹12345
频率计,用arm7实现。 核心芯片为S3C44B0, 用以实现对外部信号的频率计数
标签： arm7 频率计 44 核心芯片
上传时间： 2014-01-03
上传用户：王小奇
四位十进制频率计的源代码,详细,清楚地写出了设计语句
标签： 十进制 频率计 源代码
上传时间： 2015-11-09
上传用户：dapangxie
用VHDL 语言描述频率计的设计，其开发均在FPGA中
标签： VHDL 语言 频率计
上传时间： 2013-12-24
上传用户：change0329
这是一个基于FPGA的频率计和相位计的设计方案
标签： FPGA 频率计 相位计 设计方案
上传时间： 2015-11-12
上传用户：TRIFCT
等精度频率计的verilogHDL的实现,我花了好长时间才写的哦
标签： verilogHDL 等精度频率计
上传用户：fanboynet
