采用Verilog HDL语言编写的多功能数字钟
采用Verilog HDL语言编写的多功能数字钟,包括四个功能:时间显示与设置、秒表、闹钟、日期显示与设置,源代码对FPGA和CPLD学习者价值很高,...
采用Verilog HDL语言编写的多功能数字钟,包括四个功能:时间显示与设置、秒表、闹钟、日期显示与设置,源代码对FPGA和CPLD学习者价值很高,...
是基于EDA系统上的一24小时制的数字钟设计,利用EDA系统通过Quartus2直接运行。...
中南大学数字电子技术课程设计--数字钟的设计 一.设计目的 1. 进一步掌握各芯片的逻辑功能及使用方法。 2. 进一步掌握数字钟的设计方法和和计数器相互级联的方法。 3. 进一步掌握数字系统的设计和数字系统功能的测试方法。 4. 进一步掌握数字系统的制作和布线方法。 二.设计要求 1....
32*32点阵屏实现的模拟显示的数字钟,用mega16控制,1024个点显示数字表盘。...
一个单片机的数字钟程序(注释清晰),包含报时、更改时间以及报时时间 的功能。...