本文详细分析了COOLRUNNER系列CPLD的结构,特点及功能,使用VHDL语言实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分.
标签: COOLRUNNER CPLD VHDL 分
上传时间: 2013-12-18
上传用户:shawvi
利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒/分/时的依次显示并正确计数; 2. 秒/分/时各段个位满10正确进位,秒/分能做到满60向前进位; 3. 定时闹钟:实现整点报时,又扬声器发出报时声音; 4. 时间设置,也就是手动调时功能:当认为时钟不准确时,可以分别对分/时钟进行调整; 5. 利用多余两位数码管完成秒表显示:A、精度达10ms;B、可以清零;C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能: 1. 闹钟只是整点报时,不能手动设置报时时间,遗憾之一; 2. 秒表不能向秒进位,也就是最多只能记时100ms; 3. 秒表暂停记录数据后不能在原有基础上继续计时,而是复位重新开始。 【注意】秒表为后来添加功能,所以有很多功能不成熟!
标签: CPLD VHDL 芯片 时钟源
上传时间: 2014-01-02
上传用户:LIKE
数字逻辑系统和数字设计的课程设计
标签: 数字逻辑 数字设计
上传时间: 2016-02-25
上传用户:450976175
运用vhdl语言编程,是数字逻辑中的电子钟!各模块及源代码都有,适合电信同学使用!
标签: vhdl 语言编程 数字逻辑 电子钟
上传时间: 2016-02-29
上传用户:
ewb仿真 数字逻辑课程设计 使用电脑EWB仿真技术,独立完整地设计一定功能的电子电路
标签: ewb EWB 仿真 数字逻辑
上传时间: 2016-03-07
上传用户:zhuimenghuadie
从算法设计到硬线逻辑的实现:复杂数字逻辑系统的Verilog
标签: Verilog 算法设计 数字逻辑 逻辑
上传时间: 2016-03-09
上传用户:weixiao99
VHDL硬件描述语言与数字逻辑电路设计,需要的朋友可以下载。
标签: VHDL 硬件描述语言 数字逻辑 电路设计
上传时间: 2016-03-10
上传用户:1427796291
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计,以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器,以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位,易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM,实验仪可独立运行,适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。
标签: FPGA SX-CPLD CPLD 数字逻辑
上传时间: 2016-03-14
上传用户:671145514
VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考
标签: VHDL FPGA CPLD 硬件描述语言
上传时间: 2016-03-16
上传用户:nanfeicui
这个源码是关于数字逻辑的一些常见的图形以及相关的性能还有就是说明了相关元器件的工作原理
标签: 源码 数字逻辑 图形 元器件
上传时间: 2016-05-20
上传用户:牛布牛