基于可编程逻辑器件CPLD和直接数字频率合成技术(DDS)的三相多波形函数发生器
标签: CPLD DDS 可编程逻辑器件 三相
上传时间: 2013-12-24
上传用户:baiom
数字电路第一章:与、或、非逻辑关系 复合逻辑关系 逻辑关系的描述
标签: 逻辑 数字电路
上传时间: 2015-09-29
上传用户:1079836864
人工智能的重要入门书籍,介绍图灵机模型,已经当今数字计算机在进行图灵测试遇到的困难,前进的方向,书中有很多生动的原理与逻辑分析,对于开阔眼界,拓展思维,了解人工智能基础很有帮助.
标签: 人工智能 书籍 模型 数字
上传时间: 2013-12-29
上传用户:362279997
摘要:介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术(DDS)的三相多波形函数发生器的基本原理,并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序
上传时间: 2015-10-28
上传用户:wqxstar
一种由可编程逻辑器件集成的数字滤波器的设计
标签: 可编程逻辑器件 集成 数字滤波器
上传时间: 2015-10-30
上传用户:gundamwzc
:签密就是能够在一个逻辑步骤内同时完成数字签名和加密两项功能,比传统的“先签名后加密” 有更高的效率.结合多重签名和签密的思想提出了一种多重签密模型,模型中的签名和加密技术可以灵 活选取,使其不仅可以实例化为对单个和一组消息的多重签密方案,还能实例化为多人才能解签密的多重签密方案。
标签: 逻辑 数字签名 加密
上传时间: 2014-08-23
上传用户:gdgzhym
第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 第五章 基本运算逻辑和它们的Verilog HDL模型 第六章 运算和数据流动控制逻辑 第七章 有限状态机和可综合风格的Verilog HDL
标签: Verilog HDL 数字信号处理 基本概念
上传时间: 2016-02-08
上传用户:ardager
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块,并调试得到正确仿真结果,然后将各个功能模块组合起来。最后作整体仿真、下载,得到实物。由于采用纯数字硬件设计制作,稳定性、可靠性远远高于使用单片机或模拟方式实现的系统,外围电路简单。该数字频率计达到预期要求,实现了可变量程测量,测量范围0.1Hz—9999MHz,精度可达0.1Hz。
标签: FPGA VHDL 模块 分
上传时间: 2016-03-20
上传用户:qq521
中南大学数字电子技术课程设计--数字钟的设计 一.设计目的 1. 进一步掌握各芯片的逻辑功能及使用方法。 2. 进一步掌握数字钟的设计方法和和计数器相互级联的方法。 3. 进一步掌握数字系统的设计和数字系统功能的测试方法。 4. 进一步掌握数字系统的制作和布线方法。 二.设计要求 1.设计指标 数字钟具有显示时、分、秒的功能; 有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; 计时过程具有报时功能,当时间到达整点前10秒进行蜂鸣报时,报时声音四低一高; 并且要求走时准确。 2.设计要求 画出电路原理图(或仿真电路图); 元器件及参数选择,有相关原器件清单; 3.制作要求 自行装配和调试,并能发现问题和解决问题。 4.编写设计报告 写出设计与制作的全过程,附上有关资料和图纸,有心得体会。
标签: 数字 大学 数字电子技术 芯片
上传时间: 2013-12-25
上传用户:netwolf
数字电路中的组合逻辑电路,看看,挺有用的。
标签: 数字电路 组合逻辑电路
上传时间: 2016-04-30
上传用户:李梦晗