ADS1256 是TI（Texas I nstruments ）公司推出的一款低噪声高分辨率的24 位Si gma - Delta（"- #）模数转换器（ADC）。"- #ADC 与传统的逐次逼近型和积分型ADC 相比有转换误差小而价格低廉的优点，但由于受带宽和有效采样率的限制，"- #ADC 不适用于高频数据采集的场合。该款ADS1256 可适合于采集最高频率只有几千赫兹的模拟数据的系统中，数据输出速率最高可为30K 采样点／秒（SPS），有完善的自校正和系统校正系统， SPI 串行数据传输接口。本文结合笔者自己的应用经验，对该ADC 的基本原理以及应用做简要介绍。ADs1256 的总体电气特性下面介绍在使用ADs1256 的过程中要注意的一些电气方面的具体参数：模拟电源（AVDD ）输入范围+ 4 . 75V !+ 5 .25V，使用的典型值为+ 5 .00V；数字电源（DVDD ）输入范围+ 1 . 8V !+ 3 .6V，使用的典型值+ 3 .3V；参考电压值（VREF= VREFP- VREFN）的范围+ 0 .5V!+ 2 .6V，使用的典型值为+ 2 .5V；耗散功率最大为57mW；每个模拟输入端（AI N0 !7 和AI NC M）相对于模拟地（AGND）的绝对电压值范围在输入缓冲器（BUFFER）关闭的时候为AGND-0 .1 !AVDD+ 0 . 1 ，在输入缓冲器打开的时候为AGND !AVDD-2 .0 ；满刻度差分模拟输入电压值（VI N = AI NP -AI NN）为+ ／-（2VREF／PGA）；数字输入逻辑高电平范围0 .8DVDD!5 .25V（除D0 !D3 的输入点平不可超过DVDD 外），逻辑低点平范围DGND!0 .2DVDD；数字输出逻辑高电平下限为0 .8DVDD，逻辑低电平上限为0 .2DVDD，输出电流典型值为5mA；主时钟频率由外部晶体振荡器提供给XTAL1和XTAL2 时，要求范围为2 M!10 MHz ，仅由CLKI N 输入提供时，范围为0 .1 M!10 MHz 。
上传时间： 2022-06-10
上传用户：
CANopen是基于CAN协议的高层协议，它是嵌入式网络应用中最流行的一种高层协议，特别是机器内部的嵌入式控制网络。CANopen协议定义了标准的通讯对象，使得各种控制信息：实时数据、配置数据、特殊功能数据以及网络管理数据都能够封装在标准通讯对象中在网络中传输。本人的研究工作主要在以下几个方面：1.CAN总线原理的研究和实现。本人深入研究CAN总线的通讯原理，并且通过焊制简单的实验电路板，实现了最基本的两个CAN节点的通讯。2.CANopen协议原理的研究。本人首先研究了CANopen协议的构成，然后详细研究了DS301协议，该协议是CANopen所有协议的基础。另外还对常用的DS302协议以及DS401协议进行了研究。3.ICT设备的CANopen 控制系统的仿真设计。首先，是对ICT设备的控制系统进行研究和分析：其次，在深入了解CANopen通讯原理的基础上，提出合理的控制方案；第三，利用CANoe软件进行仿真，相关的开发软件有CANeds、ProCANopen和CANoe；最后，通过CANoe进行仿真实验。4.CANopen通用I/O模块的设计。在该模块的设计中，本人主要是负责软件部分的设计，软件程序主要分成5大模块：数字输入模块，数字输出模块，模拟输入模块，模拟输出模块以及CANopen通讯模块。这些软件模块中，CANopen通讯模块是一个重点也是一个难点。
上传时间： 2022-07-18
上传用户：qingfengchizhu
控制某型飞机模拟座舱中的Led、继电器、小电流元件，满足易于扩充规模的工程需求，采用充分利用元器件特性的方法，使用一种可扩展数字量输出系统建立开出通道，在电路层预留扩充接口，实现座舱灯光信号、电路状态切换、外部设备数控的功能。
上传时间： 2013-11-06
上传用户：chenlong
为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的电原理图设计和版图设计，整体电路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工艺的工艺库（06mixddct02v24）仿真，基于CSMC 2P2M 0.6 μm CMOS工艺完成版图设计，并在一款多功能数字芯片上使用，版图面积为1 mm×1 mm，并参与MPW（多项目晶圆）计划流片，流片测试结果表明，在输出负载很大时，本设计能提供足够的驱动电流，同时延迟时间短、并占用版图面积小。
上传时间： 2013-10-09
上传用户：小鹏
RSM-4055 是带隔离的数字量输入输出模块。模块有8 路隔离数字量输入，8 路隔离数字量输出。数字量输入可支持开关触点信号或电平信号，数字量输出采用开漏输出，最大负载可达50V，50mA，同时模块的DI 通道还具有计数功能，能对小于2kHz 的数字脉冲信号进行计数，DI 输入检测和计数都具有数字滤波功能能有效滤掉干扰信号，数字输入检测和计数可同时使用。模块适用于采集工业现场的数字量信号以及控制功率继电器等。
上传时间： 2013-11-10
上传用户：zl520l
现场可编程门阵列（FPGA）与模数转换器（ADC）数字数据输出的接口是一项常见的工程设计挑战。此外，ADC使用多种多样的数字数据样式和标准，使这项挑战更加复杂。本资料将告诉您有关在高速数据转换器实现方案中使用LVDS的应用诀窍和技巧。
上传时间： 2013-10-09
上传用户：jackgao
现场可编程门阵列（FPGA）与模数转换器（ADC）数字数据输出的接口是一项常见的工程设计挑战。此外，ADC使用多种多样的数字数据样式和标准，使这项挑战更加复杂。本资料将告诉您有关在高速数据转换器实现方案中使用LVDS的应用诀窍和技巧。
上传时间： 2015-01-02
上传用户：athjac
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
上传时间： 2014-06-09
上传用户：daguda
DDS数字信号发生器,采用AD9835DDS 专用芯片 输出范围1K--10MHZ 采用X25045作看门狗及数据存储器，用于设置各项参数的存储 内含电路图， 源程序 及一些相关资料
上传时间： 2015-04-15
上传用户：a673761058
vb6.0RS232数字输入转输出的例子
上传时间： 2015-05-04
上传用户：PresidentHuang
