基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等...
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等...
基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案...
基于FPGA的直接数字频率合成器的设计与实现....
CPLD数字电路设计——使用MAX+plusⅡ入门篇.rar 不能错过的书籍...
CDMA数字基带收发系统发送部分的FPGA设计与仿真...