基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
上传时间： 2013-08-18
上传用户：问题问题
基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
上传时间： 2013-08-19
上传用户：Huge_Brother
基于FPGA的直接数字频率合成器的设计与实现.
上传时间： 2013-08-21
上传用户：hphh
CPLD数字电路设计——使用MAX+plusⅡ入门篇.rar 不能错过的书籍
上传时间： 2013-08-22
上传用户：zhtzht
CDMA数字基带收发系统发送部分的FPGA设计与仿真
上传时间： 2013-08-24
上传用户：sardinescn
FPGA数字电子系统设计与开发实例导航光盘内附源码
上传时间： 2013-08-28
上传用户：r5100
基于FPGA＋DDS的MSK数字调制源设计 通信中的DDS技术应用
上传时间： 2013-08-29
上传用户：r5100
文中给出了使用cpld设计数字系统的完全过程,希望对初学者有所帮助
上传时间： 2013-08-30
上传用户：shfanqiwei
< FPGA数字电子系统设计与开发实例导航> 一书的代码，FPGA数字电子系统设计与开发实例导航,用硬件描述语言编写的，I2C,UART,USB，VGA，CAN-BUS，网络等等的书籍配套原代码。。。。\r\n使用方法：\r\n1.拷贝到硬盘。\r\n2.用ISE创建项目，分别加入各个代码文件，即可。
上传时间： 2013-08-31
上传用户：CHINA526
本设计要实现一个具有预置数的数字钟的设计,具体要求如下:\r\n1. 正确显示年、月、日 \r\n2. 正确显示时、分、秒 \r\n3. 具有校时,整点报时和秒表功能 \r\n4. 进行系统模拟仿真和下载编程实验,验证系统的正确性 \r\n
上传时间： 2013-09-01
上传用户：ysjing
