基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用
基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用方法 9.3.4 repeat循...
脉冲数字流(digitalflowofpulses或pulsedigitalflow)是指在流体传动和控制系统中对流体本身进行A/D转换,从而对流体元件及流体系统实现数字化控制的一种新的思想方法和技术手段。该项创新由河南科技大学机电学院的张志成老师,在2003年的中国武汉第四届国际流体传动与控制学术...
基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用方法 9.3.4 repeat循...
 系统设置一个两位BCD码倒计时计数器(计数脉冲1HZ),用于记录各状态持续时间;  因为各状态持续时间不一致,所以上述计数器应置入不同的预置数;  倒计时计数值输出至二个数码管显示; ...
74HC595 走马灯演示程序 SDATA_595 EQU P1.0 串行数据输入 SCLK_595 EQU P1.1 移位时钟脉冲 RCK_595 EQU P1.2 输出锁存器控制脉冲
Xilix spartan 3E 旋转编码器接口,脉冲方向识别,AB脉冲滤波 Rotary Encoder Interface Demonstrates how to use the rotary encoder portion of...
为满足能谱分析中多道脉冲幅度分析器A/D转换的要求,设计了一种高速脉冲峰值保持电路。以高速电压比较器LM311、采样/保持芯片LF398作为主要器件,具有幅度判别、波形采样、峰值保持、电荷泄放等功能,结构简单,易于调试。实验表明:对于高...
本文完成了一种高速高性能数字脉冲压缩处理器的设计和FPGA实现,包括系统架构设计、方案论证及仿真、算法实现、结果的测试等。 绪论部分首先阐明了本课题研究的背景和意义,概述了雷达数字脉冲压缩系统的主要研究内容,关键技术及其发展趋势,然后介绍了...