数字系统设计这是有关的相关源代码,有简易CPU 除法器、计数器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高优先级编码器8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使 BR> ...
上传时间: 2014-01-06
上传用户:924484786
Lattice公司的数字系统设计软件ispEXPERT的使用文档。
标签: ispEXPERT Lattice 数字系统 设计软件
上传时间: 2015-11-25
上传用户:zhyiroy
文中给出了在数字系统设计时常用的器件,和它们的参数希望对大家有所帮助
上传时间: 2014-01-20
上传用户:jkhjkh1982
文中给出了使用cpld设计数字系统的完全过程,希望对初学者有所帮助
上传时间: 2015-12-03
上传用户:离殇
Verilog数字系统设计教程 北航的,不错!
上传时间: 2014-01-20
上传用户:yimoney
东南大学电工电子实验中心徐莹隽老师的VHDL数字系统设计,对于VHDL的初学者非常适合。
上传时间: 2016-02-02
上传用户:wmwai1314
包含北航夏宇闻写《verilog数字系统设计》中的所有代码
上传时间: 2013-12-24
上传用户:CHENKAI
通过四位乘法器的实例详细介绍了用VHDL语言设计数字系统的流程和方法,通过仿真实现预定目的.
上传时间: 2016-02-15
上传用户:古谷仁美
【设计题目】 多功能数字钟的设计 【设计目的】 1掌握数字系统的分析和设计方法 2能够熟练的、合理的选用集成电路器件 3熟悉EWB软件的使用。 【设计指标及要求】 设计一个多功能数字钟,以一昼夜24小时为一个计数周期。准确计时,具有“时”“分”“秒”数字显示。整点能自动打点、报时。要求报时声响四低一高,最后一响为整点。具有校时功能。要求电路主要采用中小规模CMOS集成电路。要求电路尽量简化,并选用同类型的器件。在EWB电子工作平台上进行电路的设计和计算机仿真。
上传时间: 2014-12-08
上传用户:亚亚娟娟123
电子锁的vhdl实现 (pld数字系统设计上)
上传时间: 2016-03-20
上传用户:海陆空653