基于TMS320LF2407A的数字FIR滤波器设计，具体可根据系统要求改变参数
上传时间： 2014-06-15
上传用户：zhaiyanzhong
这个主要是电路与系统的设计教程，对于初学者学习电子电路和数字电路逻辑很有帮助的！
上传时间： 2014-01-10
上传用户：liglechongchong
关于我的数字钟的设计,设计一个24小时的数字闹钟，该数字闹钟的面板如图9.1所示,它包括以下几个组成部分：(1)显示屏，由7个七段数码管组成，其中6个用于显示当前时间(时：分：秒)或设置的闹钟时间，而另一个则用于显示系统内部产生的周期性循环变化的待选预置数字； (2)YES（确认）键：用于输入新的时间或新的闹钟时间时，对每位待选预置数字输入的确认；(3)TIME(时间)键：用于确定新的时间设置；(4)ALARM(闹钟)键：用于确定新的闹钟时间设置，或显示已设置的闹钟时间；(5)扬声器，在当前时钟时间与闹钟时间相同时，发出蜂鸣声。
上传时间： 2013-12-10
上传用户：wsf950131
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器，以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位，易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM，实验仪可独立运行，适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。
上传时间： 2016-03-14
上传用户：671145514
介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明：该采集系统具有很高的实用价值，极大地提高了系统的信号处理能力。
上传时间： 2016-07-01
上传用户：czl10052678
数字系统CAD 开发平台实验部分共有6 个实验，内容覆盖了ISE 的设计使用、片内逻 辑分析仪ChipScope 的使用、设计仿真工具Modelsim 的使用、以及嵌入式系统设计工具EDK的使用等内容。在每个实验的说明中分别介绍它们的使用。 包括： 实验一、7 段数码管显示简单的时钟 实验二、设计串口与计算机通信 实验三、A/D 采样模块设计 实验四、使用DAC7634 设计频率发生器 实验五、频率发生器的设计与仿真 实验六、应用嵌入式系统设计基本的串口收发程序 实验七、视频解码和图像显示
上传时间： 2013-12-30
上传用户：sardinescn
在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平
标签： 数字电路
上传时间： 2014-01-19
上传用户：邶刖
本课程设计完成了数字电子钟的设计，数字电子钟是一种用数字显示秒、分、时的计时装置，由于数字集成电路技术的发展和采用了先进的石英技术，它使数字钟具有走时准确、性能稳定、携带方便等优点。数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活带来极大的方便。在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路的能力。
标签： 数字电子钟
上传时间： 2017-03-06
上传用户：努力努力再努力
数字秒表的设计，设计并调试一个计时范围为0.01秒~1小时的数字秒表，并用实验开发系统进行硬件验证。有详细步骤和源码。
标签： 数字秒表
上传时间： 2013-12-12
上传用户：我干你啊
高速数字系统设计，对于高速电路板设计是一本难得的实用教材。
上传时间： 2016-06-16
上传用户：lsw2105
