关于数字锁相环方面的代码,觉得还可以
关于数字锁相环方面的代码,觉得还可以，或许对大家有用...
数字移相技术资料
📦 资源总数：14089
💻 源代码：21887
📚 数字移相全部资料 (14089个)
智能 全数字锁相环的设计
智能 全数字锁相环的设计...
dds移相信号发生器 VHDL语言代码
dds移相信号发生器 VHDL语言代码...
基于锁相环Top-down的建模方法在MATLAB环境下建立数字锁相环完整的仿真模型
基于锁相环Top-down的建模方法在MATLAB环境下建立数字锁相环完整的仿真模型，并用SIMULINK对数字锁相环的仿真模型进行仿真。 ...
数字锁相环设计
数字锁相环设计，深入了解锁相环设计，对于想要了解锁相环内部机理的朋友是很有帮助的...
数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比
数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相...
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。...
通信系统中基于MATLAB的四相移相键控调制的仿真
通信系统中基于MATLAB的四相移相键控调制的仿真...
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定...
介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器
介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路...