本文首先介绍了直接数字频率合成技术(DDS)的基本原理、体系结构及工作过程，然后针对其关键部分进行了优化，即采用函数近似法对存储表结构（LUT）进行了优化，使存贮位数大大缩小，并提出了一种杂散抑制技术的运用，即相位抖动技术。在对直接数字频率合成（DDS）方法产生的信号进行理论分析的过程中，用matlab进行编程仿真作出了详细的频谱分析验证。本文详细的介绍了本次设计的具体实现过程和方法，将现场可编程逻辑器件（FPGA）和 DDS技术相结合，具体的体现了基于VHDL语言的灵活设计和修改方式是对传统频率合成实现方法的一次重要改进。文章最后给出了实现代码、仿真结果，经过验证，本设计能够达到其预期性能指标。
上传时间： 2013-04-24
上传用户：Pzj
混合信号示波器 (MSO) 已成为 当今嵌入设备设计师的首选工具。 安捷伦科技公司 (前惠普公司) 于 1996年推出了首款MSO，并于近日 推出了第三代MSO。所有主要示波 器厂商现在都可提供混合信号示波 器。MSO在基础示波器功能中增加 了16 个或更多逻辑分析仪采集信 道，及串行总线触发和协议解码功 能，研发工程师和技术人员可更快 调试其混合信号设计。MSO可弥补 传统数字存储示波器 (DSO) 和当今 更加复杂的逻辑分析仪及串行总线 协议分析仪之间的差距。那么MSO 与传统DSO 相比，有哪些改善? 不 同厂商的MSO 之间的差别是什么?
上传时间： 2013-04-24
上传用户：huql11633
有噪声的语音信号分析与处理设计设计内容： 1） 选择一个语音信号作为分析对象，或录制一段语音信号； 2） 对语音信号进行采样，画出采样后语音信号的时域波形和频谱图； 3） 利用MATLAB中的随机函数产生噪声加入到语音信号中，使语音信号被污染，然后进行频谱分析； 4） 设计FIR和IIR数字滤波器，并对被噪声污染的语音信号进行滤波，画出滤波前后信号的时域波形和频谱，并对滤波前后的信号进行比较，分析信号的变化； 5） 回放语音信号、给出相应处理程序及输出相应语音波形。
上传时间： 2013-06-01
上传用户：wao1005
AD程序实现模拟量到数字量的转换功能； CAN程序实现CAN总线通讯功能； keyboard_check程序实现键盘的扫描查询方式输入； keyboard_disturb程序实现PORTB的"电平变化中断"进行键盘的输入； led0-8程序实现在8个LED上依次显示1~8数字； PWM程序用于使CCP1模块产生分辨率为10位的PWM波形，占空比为50%； RS-232程序通过RS-232接口来完成PC计算机与单片机之间的通信； simple_POARD程序为外围功能模块简单应用实例，点亮与PORTD口相连的八个发光二极管； stopwatch程序实现计时秒表功能，时钟显示范围00.00～99.99秒，分辨度为0.01秒； switchinput程序用于开关量的输入（采用SPI总线），并显示在与D口相连的LED上； wakeup程序实现PIC18F458的休眠工作方式，并由实验板上的按键产生"电平变化中断"将其从休眠状态中激活； WDT程序实现"看门狗"WDT的功能； Yejing程序实现液晶显示器的接口和显示功能。
上传时间： 2013-06-04
上传用户：GHF
夏宇闻教授的数字系统设计教程Verilog HDL
上传时间： 2013-07-20
上传用户：FFAN
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。该书本由浅入深的介绍了该技术的相关知识。推荐阅读。
标签： VerilogHDL 数字设计
上传时间： 2013-05-30
上传用户：13081287919
DFT(Discrete Fourier Transformation)是数字信号分析与处理如图形、语音及图像等领域的重要变换工具,直接计算DFT的计算量与变换区间长度N的平方成正比.当N较大时,因计算量太大,直接用DFT算法进行谱分析和喜好的实时处理是不切实际的.快速傅里叶变换(Fast Fourier Transformation,简称FFT)使DFT运算效率提高1~2个数量级.本文的目的就是研究如何应用FPGA这种大规模可编程逻辑器件实现FFT的算法.本设计主要采用先进的基-4DIT算法研制一个具有实用价值的FFT实时硬件处理器.在FFT实时硬件处理器的设计实现过程中,利用递归结构以及成组浮点制运算方式,解决了蝶形计算、数据传输和存储操作协调一致问题.合理地解决了位增长问题.同时,采用并行高密度乘法器和流水线(pipeline)工作方式,并将双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速度得以很大提高,实际合理地解决了资源和速度之间相互制约的问题.本设计采用Verilog HDL硬件描述语言进行设计,由于在设计中采用Xilinx公司提供的称为Core的IP功能块极大地提高了设计效率.
上传时间： 2013-06-20
上传用户：小码农lz
随着3G网络建设的展开，移动用户数量逐渐增加，用户和运营商对网络的质量和覆盖要求也越来越高。而在实际工作中，基站成本在网络投资中占有很大比例，并且基站选址是建网的主要难题之一。同基站相比，直放站以其性价比高、建设周期短等优点在我国移动网络上有着大量的应用。目前，直放站已成为提高运营商网络质量、解决网络盲区或弱区问题、增强网络覆盖的主要手段之一。但由于传统的模拟直放站受周边环境因素影响较大、抗干扰能力较差、传输距离受限、功放效率低，同时设备间没有统一的协议规范，无法满足系统厂商与直放站厂商的兼容，所以移动通信市场迫切需要通过数字化来解决这些问题。 本文正是以设计新型数字化直放站为目标，以实现数字中频系统为研究重心，围绕数字中频的相关技术而展开研究。 文章介绍了数字直放站的研究背景和国内外的研究现状，阐述了数字直放站系统的设计思想及总体实现框图，并对数字直放站数字中频部分进行了详细的模块划分。针对其中的数字上下变频模块设计所涉及到的相关技术作详细介绍，涉及到的理论主要有信号采样理论、整数倍内插和抽取理论等，在理论基础上阐述了一些具体模块的高效实现方案，最终利用FPGA实现了数字变频模块的设计。 在数字直放站系统中，降低峰均比是提高功放工作效率的关键技术之一。本文首先概述了降低峰均比的三类算法，然后针对目前常用的几种算法进行了仿真分析，最后在综合考虑降低峰均比效果与实现复杂度的基础上，提出了改进的二次限幅算法。通过仿真验证算法的有效性后，针对其中的噪声整形滤波器提出了“先分解，再合成”的架构实现方式，并指出其中间级窄带滤波器采用内插级联的方式实现，最后整个算法在FPGA上实现。 在软件无线电思想的指导下，本文利用系统级的设计方法完成了WCDMA数字直放站中频系统设计。遵照3GPP等相关标准，完成了系统的仿真测试和实物测试。最后得出结论：该系统实现了WCDMA数字直放站数字中频的基本功能，并可保证在现有硬件不变的基础上实现不同载波间平滑过渡、不同制式间轻松升级。
上传时间： 2013-04-24
上传用户：赵安qw
常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。在工程实践中,往往要求对信号处理要有高速性、实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这几方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现数字信号处理,既具有实时性,又兼顾了一定的灵活性。FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理,突破了并行处理、流水级数的限制,有效地利用了片上资源,加上反复的可编程能力,越来越受到国内外从事数字信号处理的研究者所青睐。 FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。本论文对基于FPGA的FIR数字滤波器实现进行了研究,所做的主要工作如下： 1.介绍了FIR数字滤波器的基本理论和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。 2.以FIR数字滤波器的基本理论为依据,使用分布式算法为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用优化分布式算法的多块查找表方式使得硬件规模极大的减小。 3.设计出一个192阶的FIR滤波器实例。其系统要求为：定点16位输入、定点12位系数、定点16位输出,采样率为75MHz。设计用Quartus II软件进行仿真,并将其仿真结果与Matlab仿真结果进行对比分析。 仿真结果表明,本论文设计的滤波器硬件规模较小,采样率达到了75MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。
上传时间： 2013-06-06
上传用户：June
本论文介绍了毫米波通信系统中常用的上变频方案和调制方式，比较了它们的性能和特点，最终在发射系统中选择了DQPSK调制方式。提出了一种利用数字上变频技术进行基带信号的数字域上变频调制的方法。系统设计采用了现场可编程逻辑器件FPGA和通用正交上变频器AD9857相结合的方案。 本设计硬件平台以AD公司的AD9857为核心，在数字域完成了基带数字信号内插滤波、正交调制、D/A变换等功能；选用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基带数字信号的处理，并实现了对AD9857的控制。软件部分，应用Quartus Ⅱ和硬件描述语言VHDL在FPGA中完成了基带数字信号处理模块(串并转换模块、差分编码模块)和与AD9857的通信模块(串口通信模块、并口通信模块)的设计，并进行了仿真，仿真结果达到了设计要求。整个系统实现了在70MHz中频载波上的DQPSK调制。系统具有结构简单，控制灵活，频率分辨率高，频率变化速率高等优点。
上传时间： 2013-07-18
上传用户：qoovoop
