在数字电视终端MPEG II 解码器测试中，解码能力测试是一个很关键的环节，即验证在前端输入码流满足TR 101 290 标准的前提下接收终端能正常解码，输出同步的视音频模拟信号。PCR 抖动 是影响接收终端解码的关键因素。本文深入探究了PCR 的功能和物理意义，并在分析PCR 抖动原因及其 测试参数的基础上，讨论了基于波形、幅度和频率三个参数的PCR 抖动仿真模型，并且根据实际测试终端解码器的需要，提出了具体的参数设置方法。
上传时间： 2017-08-22
上传用户：hewenzhi
数据结构课程设计 数据结构B+树 B+ tree Library
上传时间： 2013-12-31
上传用户：semi1981
自己在wince的环境下做的一移动数字电视驱动，可读性比较强
上传时间： 2014-01-06
上传用户：jing911003
数字电视基本概念介绍，为ppt，非常不错的一个数字电视入门培训资料
上传时间： 2017-09-20
上传用户：yyq123456789
si文档中文版,做数字电视方面的程序员不可缺少的参考文档,包含si各个表的解析
上传时间： 2017-09-23
上传用户：plsee
数字处理及显示技术专辑 106册 913M数字电视原理与应用 480页 4.8M ppt.rar
标签：
上传时间： 2014-05-05
上传用户：时代将军
视频显示相关专辑数字电视原理与应用 480页 4.8M ppt.rar
标签：
上传时间： 2014-05-05
上传用户：时代将军
该文档为数字电视中DSP技术的应用简介文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2021-11-19
上传用户：
DVB-S(Digital Video Broadcasting bv Satellite)调制器是符合DVB-S协议的数字电视前端设备之一，也满足我国数字电视卫星广播标准，该设备可以广泛应用于数字电视卫星业务和相关数字电视业务。本文主要阐述了基于FPGA实现DVB-S调制器的信道编码和调制，按功能对DVB-S信道编码过程进行模块分解、模块接口定义，针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现；DVB-S调制器的核心是信道编码和调制部分，利用FPGA在数字信号处理方面的优势，本文重点对其中的几个关键模块，包括RS编码、卷积交织器和卷积穿孔编码等的实现算法进行了比较详细的分析，并通过HDL描述和时序仿真来验证算法正确性；对FPGA各模块的资源进行了估计、利用Altera公司的Cyclone器件的内部锁相环实现ASI信号的接收；最后对整机进行了测试，测试结果表明，本文设计的DVB-S调制器技术指标满足设计要求。
上传时间： 2013-04-24
上传用户：gmh1314
Cadence SPW 4.8.2下3780点FFT的源码，运用混合基算法，对数字电视地面广播有用，对其它基于FFT的系统有参考价值。
上传时间： 2015-07-03
上传用户：liansi
