[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现ADC0809的采样电路设计][15--DMA方式A/D采样控制电路设计][16--硬件电子琴][17--乐曲自动演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA图像显示控制器(彩条)][21--VGA图像显示控制器][22--等精度频率计][23--模拟波形发生器][24--模拟示波器][25--通用异步收发器(UART)][26--8位CPU设计(COP2000)]
上传时间： 2014-09-06
上传用户：han_zh
基于ATmega16L单片机的抢答器设计(论文和源程序)
上传时间： 2014-11-29
上传用户：13160677563
VHDL的四人抢答器，希望对大家有所帮助啊，
上传时间： 2013-12-09
上传用户：极客
用汇编语言编写的抢答器的毕业设计 希望对大家有用
上传时间： 2016-05-27
上传用户：zhichenglu
将正规式变成NFA的算法,如(a|b)*(aa|bb)(a|b)*
上传时间： 2013-12-19
上传用户：hzy5825468
实现抢答器功能，30秒的倒数，抢答控制均可以，
标签： 抢答器
上传时间： 2013-12-15
上传用户：JIUSHICHEN
PLD设计的定时抢答器报告，有电路原理图，做硬件的朋友可以看看，EPROM7128S的
上传时间： 2016-06-05
上传用户：love_stanford
双人抢答器的程序,可以加分减分等,还可以用指示灯表示开始抢答和抢答结束
上传时间： 2016-06-11
上传用户：zhangliming420
四人抢答器，使用FPGA开发工具，可以在电脑上直接运行，但是要结合硬件使用
标签： 抢答器
上传时间： 2014-11-24
上传用户：亚亚娟娟123
1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。 2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。 5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。 6. 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
标签： 抢答器
上传时间： 2016-06-20
上传用户：ccclll
