FPGA实现的直接数字频率合成器，本文基于DDS的基本原理,利用Altera公司的FPGA芯片FLEX10系列器件完成了一个DDS系统的设计。
标签： FPGA 数字频率合成器
上传时间： 2013-08-06
上传用户：wangzhen1990
实现LCD1602的字符数字字母等显示功能，结合VHDL语言在Q2下实现
标签： 1602 LCD 字符 字母
上传用户：1234xhb
基于FPGA实现的一种新型数字锁相环
标签： FPGA 新型数字 锁相环
上传时间： 2013-08-07
上传用户：2467478207
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构，使得系统具有良好的可扩充性。
标签： FIFO GRAY RAM 适配
上传时间： 2013-08-08
上传用户：13817753084
《数字信号处理的FPGA实现》代码，数字信号处理一些算法的FPGA代码，比较全
标签： FPGA 数字信号处理 代码
上传用户：sssl
基于FPGA和PLL的函数信号发生器时钟部分的实现
标签： FPGA PLL 函数信号发生器 时钟
上传用户：xzt
基于VHDL语言的一个新型串行数字通信模块。
标签： VHDL 串行 数字通信 模块
上传时间： 2013-08-09
上传用户：bvdragon
FPGA&CPLD数字电路设计 数字滤波电路 设计
标签： FPGA CPLD 数字 电路设计
上传用户：文993
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
标签： VHDL 语言 分频 模块
上传时间： 2013-08-10
上传用户：zxh122
FPGACPLD数字电路设计经验分享，CPLD
标签： FPGACPLD 数字 电路设计 经验分享
上传用户：lyy1234
