在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号时非常重要的。
标签： 数字电路
上传时间： 2015-04-22
上传用户：电子世界
此文件是用汇编语言编写的数字钟原程序，它包括时钟显示、整点报时和闹钟部分。
上传时间： 2014-01-08
上传用户：wmwai1314
//日历时钟 //按AN1,进入设置状态 //按AN2,停止闹钟声音 //按AN3,依次进入闹钟功能是否启用，闹钟时,分秒,年,月,日及时间时,分,秒的设置,直到退出设置状态 //按AN4,调整是否起用闹钟和调节闹钟时,分,秒,年,月,日,时间的时,分,秒的数字 //LCD第二排中间显示小喇叭，表示启用闹钟功能，无则禁止闹钟功能（可在调整状态进行设置） //正常状态,LCD上排最前面显示自定义字符,LCD下排最前面闪动"willar" //设置状态,LCD上排最前面显示"P",下排最前面在设置闹钟时间时显示"alarm:",其它状态显示"time" //年代变化2000--2099,星期自动转换
上传时间： 2013-12-26
上传用户：hustfanenze
日历时钟 按AN3,依次进入闹钟功能，闹钟时间，年,月,日和时,分,秒模式，直致退出设置状态 按AN4,调整是否起用闹钟和调节闹钟时,分,秒,年,月,日,时间的时,分,秒的数字 闹钟响时，按AN4即可停止闹钟的声响 正常状态,上排最前面显示一自定义字符，下排最前面闪动"willar" 设置状态,LCD上排最前面显示"P",下排最前面设置闹钟时显示"alarm:"，其他显示"time:" 闹钟启用时，在LCD下排中间显示一小喇叭，闹钟禁用时，无此小喇叭 年代变化2000--2099,星期自动转换
上传时间： 2014-01-10
上传用户：wendy15
汇编时钟程序，有16个按键，10个数字键，一修改键，一个确认键。
上传时间： 2014-05-30
上传用户：dengzb84
1.高精度数字秒表（0.01秒的vhdl语言实现） 2.具有定时，暂停，按键随机存储，翻页回放功能； 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔，可控性高。 5.模块化设计，其中的许多函数可以成为vhdl语言的通用经典例子（包含分频电路设计，动态扫描时钟设计，译码电路设计，存储器设计，存储回放显示设计）
上传时间： 2015-08-16
上传用户：waitingfy
本软件由（易语言3.5正式版编写） 软件名称：12易时尚钟 v1.0 软件功能： ★利用圆钟周围的12个按钮可快速启动配置好的程序。 ★很酷的圆形时钟，可完全自定义，自动隐藏，可换背景，提供两钟风格界面按钮。 ★数字钟,显示已运行时间，自动隐藏，自定义颜色、大小、背景等。 ★实用的整点报时、定时提醒、定时关机。 ★提供震动、声音、文字三钟报时方式。 ★做了个拨号上网程序，不知能不能上。 ★强大的易操作性、超酷的界面定会让你喜爱。
上传时间： 2013-12-13
上传用户：talenthn
在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号是最重要的信号之一。 下面我们介绍分频器的 VHDL 描述，在源代码中完成对时钟信号 CLK 的 2 分频， 4 分频， 8 分频， 16 分频。 这也是最简单的分频电路，只需要一个计数器即可。
标签： 数字电路
上传时间： 2015-08-25
上传用户：wangchong
数字选台收音机 注意： （1）遥控发射芯片用TC9012/TC9243 经常用到的还有UPD6121和LC7461，它们的不同只处在于引导码的时间不同或者数据位的个数不同，接受原理基本一样。将本程序的相关位置修改就可以通用。 系统时钟22.1184MHZ，如果用其他的时钟请将delay.c文件中的定时器装载值修改一下 （2） 键盘检测在VFD程序中，16312可以驱动VFD，另外外部可接24个按键，并将按键值放到 其内部的存储中，使用时只须发命令读即可。 （3） 由于时间原因，只给出调幅波段的自动搜台功能，调频的自动搜台程序和调幅一样，自己写了。 （4）主要用在组合机和功放机上的收音头大部分以LC72171做锁象环，LA1823做高中频处理 和音频解调，但是有的数调收音头把锁象环和高频处理做在一起，典型的有TEA5757和TEA5756 TEA5757采用了一种所谓的自动调谐系统，在自动搜索时无须读中频，简化了程序。
上传时间： 2013-12-28
上传用户：gxmm
数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能，还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图所示结构的数字钟，该数字钟包括校时模块、月份天数处理模块、时分秒计时模块、年月日模块和输出选择模块。在本实验中，只进行了简单的数字时分秒设计，其他部分还有待下一步改进。
上传时间： 2013-12-30
上传用户：zaizaibang
