📚 数字接收技术资料

📦 资源总数：14085

💻 源代码：24783

探索数字接收技术的前沿，涵盖从基础理论到高级应用的全方位资源。本页面汇集了14085个精选文档与项目案例，深入解析信号处理、调制解调及数据恢复等核心概念。无论是无线通信系统设计还是雷达技术开发，这里都是您不可或缺的知识宝库。立即访问，获取最新研究成果和技术指南，助力您的专业成长与创新实践。

🔥 数字接收热门资料

查看全部14085个资源 »

基于DSPFPGA的数字电视条件接收系统

这篇论文以数字电视条件接收系统为研究对象，系统硬件设计以DSP和FPGA为实现平台，采用以DSP实现其加密算法、以FPGA实现其外围电路，对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势，提出采用 DSP+FPGA结构的设计方式，将ECC与AES加密算法应用于...

📅 2013-07-03 👤 www240697738

DSPFPGA 数字电视条件接收系统

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF...

📅 2014-06-09 👤 daguda

数据 Q5 PLL 输入

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在...

📅 2013-12-31 👤 hphh

PLL 数字锁相环接收数字