用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能
用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能...
用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能...
IEEEuwb仿真UWB信道冲击相应;rmsds仿真UWB信道的均方根时延扩展;PDP仿真UWB信道的功率延迟剖面 rakeselector仿真RAKE接收机的路径选择 PPMcorrmask_P仿真RAKE接收机的相关模板信号...
利用互信息法求得混沌时间序列相空间重构最优化时延的Matlab程序...
使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能....
我的数字信号处理 作业。FFT的C语言实现。运行时将2个c文件放在同一目录,运行draw.c。最好Turbo.c 如用VC运行,把头文件改下,很容易的...