有噪声的语音信号分析与处理设计设计内容： 1） 选择一个语音信号作为分析对象，或录制一段语音信号； 2） 对语音信号进行采样，画出采样后语音信号的时域波形和频谱图； 3） 利用MATLAB中的随机函数产生噪声加入到语音信号中，使语音信号被污染，然后进行频谱分析； 4） 设计FIR和IIR数字滤波器，并对被噪声污染的语音信号进行滤波，画出滤波前后信号的时域波形和频谱，并对滤波前后的信号进行比较，分析信号的变化； 5） 回放语音信号、给出相应处理程序及输出相应语音波形。
上传时间： 2013-06-01
上传用户：wao1005
夏宇闻教授的数字系统设计教程Verilog HDL
上传时间： 2013-07-20
上传用户：FFAN
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。该书本由浅入深的介绍了该技术的相关知识。推荐阅读。
标签： VerilogHDL 数字设计
上传时间： 2013-05-30
上传用户：13081287919
5月1日凌晨发布第一测试版 功能介绍: 1.生成中英文数字混合的字符串的字模数据. 2.可选择字体，大小，并且可独立调整文字的长和宽，生成任意形状的字符。 3.各种旋转，翻转文字功能 4.任意调整输出点阵大小，并任意调整字符在点阵中的位置。 5.字模数据输出可自定义各种格式，系统预设了C语言和汇编语言两种格式，并且可自己 定义出新的数据输出格式；每行输出数据个数可调。 6.支持四种取模方式：逐行（就是横向逐行取点），逐列（纵向逐列取点），行列（先 横向取第一行的8个点作为第一个字节，然后纵向取第二行的8个点作为第二个字节……）， 列行（先纵向取第一列的前8个点作为第一个字节，然后横向取第二列的前8个点作为第二个 字节……） 7.支持阴码（亮点为1），阳码（亮点为0）取模 8.支持纵向（第一位为低位）（，倒向第一位为高位）取模 9.输出数制可选16进制或10进制 10.可生成索引文件，用于在生成的大量字库中可快速检索到需要的汉字 11.动态液晶面板彷真，可调节彷真面板象素点大小和颜色 12.图形模式下可任意用鼠标作画，左键画图，右键擦图。 12.旋转，翻转，平移等字符模式下的功能也可用与对BMP图象的处理 版本为pctolcd1.94 5月1日晚上发布第二测试版 更新如下: 1.增加锁定点阵大小功能，例如可锁定24X24点阵大小，然后调节独立调节字点阵的大小 2.增加热键功能，可用光标配合Ctrl,Shift对文字大小和位置修改 3.增加精简输出格式选项 4.把文字输入框换成了文字输入组合框，这样就可以保存历史纪录。 5.输出数据会自动清除以前的数据 6.可隐藏自定义格式，简化操作 7.一些小的BUG修正。 版本为pctolcd2.03 5月3日凌晨发布第三测试版 更新如下: 1.增加了一些小东西，例如演示动画一类的，我懒的一一写了 2.改掉一些可恶的小BUG，例如点阵输入框的自动完成。 3.增加大量文字处理和导入TXT文本文件功能，并且可以去除文本中的空白和重复字符， 可以对文本进行排序，适合于生成小字库。我这里测试是3万多字的TXT文件在2分钟内转成16X16点阵的字库文件。 版本号为pctolcd2.53 由于本软件侧重于对字符的处理，所以在图象方面功能较弱，请见晾。 5月8日发布正式版 正式版已经开始朝着液晶字库生成软件的方向进化了,我在后来的更新中把主要精力也放 在这部分,由于我目前还没有发现有同类的软件具备这个功能,也无法得到任何的参考,只能 自己摸索前进,所以如果还有不方便的地方请大家多提意见. 具体更新如下: 1.重写大部分的内核代码以配合汉字库生成的功能,目前这个内核已经进行了反复的测试, 相信稳定性和速度较前一版本有了巨大的提高. 2.去掉那个比较愚蠢的热键区了,因为用处不大 3.增加汉字库生成功能,这是最重要的改进之处,下文将详细介绍. 4.修正许多小BUG,使软件更加成熟些. 5月12日发布完美版 这次发布的PCtoLCD2002完美版与前一版本相比没有增加太多的功能，因为我觉得现有的这些功能已经足够用于生成各种字模的需要了，所以完美版的主要工作是反复测试，精心去除各种BUG，以及调节一些细微之处，目的当然就是追求完美！不过世上不会有真正完美的东西，这个软件也不例外，而且这个软件从头至尾全部是我一个人编写完成，精力有限，难免会顾此失彼，如果大家发现了这个版本中存在的BUG，请及时告诉我。 更新说明： 1。界面采用新的字体，不会再有那种难看的黑色粗体字，比以前的要漂亮多了。 2。加入全面的提示帮助，尽量减少普通用户的各种疑惑。 3。修正生成文件的扩展名的一些BUG，不会总是加上FON的扩展名了。 4。修正生成字模数据的一些格式BUG，现在生成的C51格式字模数据基本上可以直接粘贴到源程序中使用而不需要修改了 5。加入新的字模数据格式调整项，允许用户更自由的定制自己需要的数据格式 6。最重要的更新：全面支持保存当前设置功能，用户设置的字模格式，主窗口状态和字库生成窗口选项信息均可保存，下一次打开窗口时不用重新设置。 7。修正了新建图象时会自动跳到图形模式的BUG 8。增加输出紧凑格式数据选项，可以生成不包含空白行的字模数据。 9。完善了每行数据显示个数的功能，可以任意设置每行显示的数据个数，并同时可以设置每行索引数据显示个数。 10。修正了取模说明的一些错误，并改动了格式。 11。现在当用户选择10进制输出时，会自动去掉生成字模数据前的“0x",或后面的“H”，选择16进制时则会自动加上。 12。对各个窗体重新设计以全面适应最大化的需要，如果您觉得当前窗口不够大，可以最大化使用。 13。增加生成英文点阵字库功能，可自动生成ASCII码从0-127的任意点阵字库，使用方法同生成国标点阵字库功能。 14。再次优化代码，去掉各种调试信息，使程序速度再快一些。 15。还有许多细微的调整我记不清了…… 需要注意的地方： 在测试的过程中我发现了一个问题：在WIN98或WINME下当用户直接生成特大点阵的字模时（例如320*320，1024*768的汉字字模），此时由于数据量非常庞大，而WIN98/WINME会有64K的数据容量限制，所以在主窗口中是无法得到全部的字模数据的，这时您需要使用字库生成功能，通过形成一个数据文件才能得到完整的字模数据。 我认为到现在这个软件功能已经很完善了，但可能使用上有点不方便，如果你有什么不明白 的地方，可以发帖子或发MAIL询问
上传时间： 2013-07-26
上传用户：sssnaxie
H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准，简称H.264。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大的提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码，H.264/AVC支持两种编码模式：基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，尽管CAVLC算法也是采用了VLC编码，但是同以往标准不同，它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率，但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上，确定了并行编码的CAVLC编码器结构框图，并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈，对CAVLC编码器中的各个功能模块进行了优化设计，这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后，用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述，用EDA软件对其主要功能模块进行了仿真，并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明，该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求，为整个CAVLC编码器的实时通信提供了良好的基础。
上传时间： 2013-06-04
上传用户：libenshu01
DFT(Discrete Fourier Transformation)是数字信号分析与处理如图形、语音及图像等领域的重要变换工具,直接计算DFT的计算量与变换区间长度N的平方成正比.当N较大时,因计算量太大,直接用DFT算法进行谱分析和喜好的实时处理是不切实际的.快速傅里叶变换(Fast Fourier Transformation,简称FFT)使DFT运算效率提高1~2个数量级.本文的目的就是研究如何应用FPGA这种大规模可编程逻辑器件实现FFT的算法.本设计主要采用先进的基-4DIT算法研制一个具有实用价值的FFT实时硬件处理器.在FFT实时硬件处理器的设计实现过程中,利用递归结构以及成组浮点制运算方式,解决了蝶形计算、数据传输和存储操作协调一致问题.合理地解决了位增长问题.同时,采用并行高密度乘法器和流水线(pipeline)工作方式,并将双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速度得以很大提高,实际合理地解决了资源和速度之间相互制约的问题.本设计采用Verilog HDL硬件描述语言进行设计,由于在设计中采用Xilinx公司提供的称为Core的IP功能块极大地提高了设计效率.
上传时间： 2013-06-20
上传用户：小码农lz
随着TD—SCDMA技术的不断发展，TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富，室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世，可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手，重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙，实现业务的不对称性，但是多路数字中频所构成的系统成本高和控制的复杂性，以及TDD双工模式下，系统的峰均比随时隙数增加而增加，对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台，一方面软件算法可以有效保证时隙分配的准确性，保证对前端控制器的开关控制，以及对上下行功率读取计算和子帧的灵活提取，另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力，有效的控制TDD系统的峰均比，有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现，DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成；而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法，可以降低相邻信道的溢出，更有效的降低CF值。将DUC/CFR以单片FPGA实现，能很好提高RRU性能，减少其硬件结构，降低成本，降低功耗，增加外部环境的稳定性。
上传时间： 2013-04-24
上传用户：18752787361
常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。在工程实践中,往往要求对信号处理要有高速性、实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这几方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现数字信号处理,既具有实时性,又兼顾了一定的灵活性。FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理,突破了并行处理、流水级数的限制,有效地利用了片上资源,加上反复的可编程能力,越来越受到国内外从事数字信号处理的研究者所青睐。 FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。本论文对基于FPGA的FIR数字滤波器实现进行了研究,所做的主要工作如下： 1.介绍了FIR数字滤波器的基本理论和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。 2.以FIR数字滤波器的基本理论为依据,使用分布式算法为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用优化分布式算法的多块查找表方式使得硬件规模极大的减小。 3.设计出一个192阶的FIR滤波器实例。其系统要求为：定点16位输入、定点12位系数、定点16位输出,采样率为75MHz。设计用Quartus II软件进行仿真,并将其仿真结果与Matlab仿真结果进行对比分析。 仿真结果表明,本论文设计的滤波器硬件规模较小,采样率达到了75MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。
上传时间： 2013-06-06
上传用户：June
本论文介绍了毫米波通信系统中常用的上变频方案和调制方式，比较了它们的性能和特点，最终在发射系统中选择了DQPSK调制方式。提出了一种利用数字上变频技术进行基带信号的数字域上变频调制的方法。系统设计采用了现场可编程逻辑器件FPGA和通用正交上变频器AD9857相结合的方案。 本设计硬件平台以AD公司的AD9857为核心，在数字域完成了基带数字信号内插滤波、正交调制、D/A变换等功能；选用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基带数字信号的处理，并实现了对AD9857的控制。软件部分，应用Quartus Ⅱ和硬件描述语言VHDL在FPGA中完成了基带数字信号处理模块(串并转换模块、差分编码模块)和与AD9857的通信模块(串口通信模块、并口通信模块)的设计，并进行了仿真，仿真结果达到了设计要求。整个系统实现了在70MHz中频载波上的DQPSK调制。系统具有结构简单，控制灵活，频率分辨率高，频率变化速率高等优点。
上传时间： 2013-07-18
上传用户：qoovoop
随着频率合成理论和高速大规模集成电路的发展，信号发生器作为一类重要的仪器，在通信、检测、导航等领域有着广泛的应用。特别是在高压电力系统的检测领域，常常需要模拟电网谐波的标准信号源对检测设备的性能进行校验，例如高压电力线路的相位检测，避雷器的性能检测，用户电能表的性能校验等。为此，本文围绕一种新型的参数可调谐波信号发生器进行了研究和设计，课题得到了常州市科技攻关项目的资助。 本文首先论述了频率合成技术的发展，并将直接数字频率合成技术与传统的频率合成技术进行了比较。然后深入研究了DDS的工作原理和基本结构，从频域角度分析了理想参数和实际参数两种情况下DDS的输出频谱。在此基础上，详细分析了引起输出杂散的三个主要因素，并对DDS的杂散抑制方法进行了仿真研究。最后对参数可调谐波信号发生器进行了软硬件设计。 在系统设计的过程中，本文以Altera公司的FPGA芯片EPF10K70RC240-2为核心，利用开发工具MAX+PLUSⅡ并结合硬件描述语言VHDL设计了一种频率、相位、幅度、谐波比例可调的谐波信号发生器。详细阐述了该信号发生器的体系结构，并进行了软硬件的设计和具体电路的实现。实验结果表明，系统的性能指标均达到了设计要求，且具有使用简单、集成度高等特点。
上传时间： 2013-05-20
上传用户：qulele
