📚 数字功放电路技术资料

📦 资源总数：21283

📄 技术文档：1

💻 源代码：23418

🔌 电路图：2

🔥 数字功放电路热门资料

查看全部21283个资源 »

基于FPGA数字电压表的设计报告

基于FPGA数字电压表的设计　　EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。 EDA技术就是以计算机为工...

📅 2013-10-22 👤 Shaikh

FPGA 数字电压表报告

FPGA数字存储扫频仪（源代码+电路图+PCB图）

　　频率特征测试仪是用来测量电路传输特性和阻抗特性的仪器，简称扫频仪。扫频信号源是扫频仪的主要功能部件，作用是产生测量用的正弦扫频信号，其扫频范围可调，输出信号幅度等幅。本设计采用DDS（数字频率合成技术）产生扫频信号，以Xilinx FPGA为控制核心，通过A/D和D/A等接口电路，实现扫频...

📅 2013-11-03 👤 w50403

FPGA PCB 数字存储扫频仪

Verilog HDL 数字设计教程(贺敬凯)

　　Verilog HDL 数字设计教程【作者：贺敬凯；出版社：西安电子科技大学出版社】（本资料为ppt）　　内容简介：介绍了Verilog HDL语言，状态机设计，仿真，还有好几个可综合设计的举例，除了常见的，还有空调控制器的设计，饮料自动售卖机的设计，AD采样控制电路等。　　第1章 ...

📅 2015-01-01 👤 yare

Verilog HDL 数字设计教程

基于CPLD的VHDL语言数字钟(含秒表)设计

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。本设计采用自顶向下、混合输入方式（原理图输入&mdas...

📅 2013-10-24 👤 古谷仁美

CPLD VHDL 语言数字

基于CPLD的QDPSK调制解调电路设计

为了在CDMA系统中更好地应用QDPSK数字调制方式，在分析四相相对移相（QDPSK)信号调制解调原理的基础上，设计了一种QDPSK调制解调电路，它包括串并转换、差分编码、四相载波产生和选相、相干解调、差分译码和并串转换电路。在MAX+PLUSⅡ软件平台上，进行了编译和波形仿真。综合后下载到复杂可编...

📅 2013-10-28 👤 jyycc

QDPSK CPLD 调制解调电路设计