常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。在工程实践中,往往要求对信号处理要有高速性、实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这几方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现数字信号处理,既具有实时性,又兼顾了一定的灵活性。FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理,突破了并行处理、流水级数的限制,有效地利用了片上资源,加上反复的可编程能力,越来越受到国内外从事数字信号处理的研究者所青睐。 FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。本论文对基于FPGA的FIR数字滤波器实现进行了研究,所做的主要工作如下： 1.介绍了FIR数字滤波器的基本理论和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。 2.以FIR数字滤波器的基本理论为依据,使用分布式算法为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用优化分布式算法的多块查找表方式使得硬件规模极大的减小。 3.设计出一个192阶的FIR滤波器实例。其系统要求为：定点16位输入、定点12位系数、定点16位输出,采样率为75MHz。设计用Quartus II软件进行仿真,并将其仿真结果与Matlab仿真结果进行对比分析。 仿真结果表明,本论文设计的滤波器硬件规模较小,采样率达到了75MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。
上传时间： 2013-06-06
上传用户：June
本论文介绍了毫米波通信系统中常用的上变频方案和调制方式，比较了它们的性能和特点，最终在发射系统中选择了DQPSK调制方式。提出了一种利用数字上变频技术进行基带信号的数字域上变频调制的方法。系统设计采用了现场可编程逻辑器件FPGA和通用正交上变频器AD9857相结合的方案。 本设计硬件平台以AD公司的AD9857为核心，在数字域完成了基带数字信号内插滤波、正交调制、D/A变换等功能；选用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基带数字信号的处理，并实现了对AD9857的控制。软件部分，应用Quartus Ⅱ和硬件描述语言VHDL在FPGA中完成了基带数字信号处理模块(串并转换模块、差分编码模块)和与AD9857的通信模块(串口通信模块、并口通信模块)的设计，并进行了仿真，仿真结果达到了设计要求。整个系统实现了在70MHz中频载波上的DQPSK调制。系统具有结构简单，控制灵活，频率分辨率高，频率变化速率高等优点。
上传时间： 2013-07-18
上传用户：qoovoop
现场可编程门阵列(FPGA)是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,它结合了微电子技术、电路技术和EDA(Electronics Design Automation)技术。随着它的广泛应用和快速发展,使设计电路的规模和集成度不断提高,同时也带来了电子系统设计方法和设计思想的不断推陈出新。 随着数字电子技术的发展,数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。离散傅立叶变换(DFT)作为数字信号处理中的基本运算,发挥着重要作用。而快速傅里叶变换(FFT)算法的提出,使离散傅里叶变换的运算量减小了几个数量级,使得数字信号处理的实现变得更加容易。FFT已经成为现代数字信号处理的核心技术之一,因此对FFT算法及其实现方法的研究具有很强的理论和现实意义。 本文主要研究如何利用FPGA实现FFT算法,研制具有自主知识产权的FFT信号处理器。该设计采用高效基-16算法实现了一种4096点FFT复数浮点运算处理器,其蝶形处理单元的基-16运算核采用两级改进的基-4算法级联实现,仅用8个实数乘法器就可实现基-16蝶形单元所需的8次复数乘法运算,在保持处理速度的优势下,比传统的基-16算法节省了75％的乘法器逻辑资源。 在重点研究处理器蝶形单元设计的基础上,本文完成了整个FFT处理器电路的FPGA设计。首先基于对处理器功能和特点的分析,研究了FFT算法的选取和优化,并完成了处理器体系结构的设计；在此基础上,以提高处理器处理速度和减小硬件资源消耗为重点研究了具体的实现方案,完成了1.2万行RTL代码编程,并在XILINX公司提供的ISE 9.1i集成开发环境中实现了处理器各个模块的RTL设计：随后,以XILINX Spartan-3系列FPGA芯片xc3S1000为硬件平台,完成了整个FFT处理器的电路设计实现。 经过仿真验证,本文所设计的FFT处理器芯片运行速度达到了100MHz,占用的FPGA门数为552806,电路的信噪比可以达到50dB以上,达到了高速高性能的设计要求。
上传时间： 2013-04-24
上传用户：科学怪人
在传统的电力电子电路中，DC/DC变换器通常采用模拟电路实现电压或电流的控制。数字控制与模拟控制相比，有着显著的优点，数字控制可以实现复杂的控制策略，同时大大提高系统的可靠性和灵活性，并易于实现系统的智能化。但目前数字控制基本上限于电力传动领域，DC/DC变换器由于其开关频率较高，一般其外围功能由DSP或微处理器完成，而控制的核心，如PWM发生等大多采用专用控制芯片实现。FPGA由于其快速性、灵活性及保密性等优点，近年来在数字控制领域受到越来越多的关注。基于FPGA的DC/DC变换器是电力电子领域重要的研究方向之一。本文研究了同步Buck变换器的建模、设计及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA开发板实现了Buck变换器的全数字控制。 论文首先从Buck变换器的理论分析入手，根据它的物理特性，研究了该变换器的状态空间平均模型和小信号分析。为了获得高性能的开关电源，提出并分析了混杂模型设计方案，然后进行了控制器设计。并采用MATLAB/SIMULINK建立了同步Buck电路的仿真模型，并进行仿真研究。浮点仿真的运算精度与溢出问题，影响了仿真的精度。为了克服这些不足，作者采用了定点仿真方法，得到了满意的仿真结果。论文还着重论述了开关电源的数字控制器部分，数字控制器一般由三个主要功能模块组成：模数转换器、数字脉宽调制器(Digital PulseWidth Modulation：DPWM)和数字补偿器。文中重点研究了DPWM和数字补偿器，阐述了目前高频数字控制变换器中存在的主要问题，特别是高频状态下DPWM分辨率较低，影响控制精度，甚至引起极限环(Limit Cycling)现象，对DPWM分辨率的提高与系统硬件工作频率之间的矛盾、DPWM分辨率与A/D分辨率之间的关系等问题作了全面深入的分析。论文提出了一种新的提高DPWM分辨率的方法，该方法在不提高系统硬件频率的前提下，采用软件使DPWM的分辨率大大提高。作者还设计了两种数字补偿器，并进行了分析比较，选择了合适的补偿算法，达到了改善系统性能的目的。 设计完成后，作者使用ISE 9.1i软件进行了FPGA实现的前、后仿真，验证了所提出理论及控制算法的正确性。作者完成了Buck电路的硬件制作及基于FPGA的软件设计，采用32MHz的硬件晶振实现了11-bit的DPWM分辨率，开关频率达到1MHz，得到了满意的系统性能，论文最后给出了仿真和实验结果。
上传时间： 2013-07-23
上传用户：kristycreasy
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-07-15
上传用户：lanwei
在雷达信号侦察中运用宽带数字接收技术是电子侦察的一个重要发展方向。数字信号处理由于其精度高、灵活性强、以及易于集成等特点而应用广泛。电子系统数字化的最大障碍是宽带高速A/D变换器的高速数据流与通用DSP处理能力的不匹配。而FPGA的广泛应用，为解决上述矛盾提供了一种有效的方法。 本文利用FPGA技术，设计了具备高速信号处理能力的宽带数字接收机平台，并提出了数字接收机实现的可行性方法，以及对这些方法的验证。具体来说就是如何利用单片的FPGA实现对雷达信号并行地实时检测和参数估计。所做工作主要分为两大部分： 1、适合于FPGA硬件实现的算法的确定及仿真：对A/D采样信号采用自相关累加算法进行信号检测，利用信号的相关性和噪声的独立性提高信噪比，通过给出检测门限来估计信号的起止点。对于常规信号的频率估计，采用Rife算法。通过Matlab仿真，表明上述算法在运算量和精度方面均有良好性能，适合用作FPGA硬件实现。 2、算法的FPGA硬件实现：针对原算法中极大消耗运算量的相关运算，考虑到FPGA并行处理的特点，将原算法修改为并行相关算法，并加入流水线，这样处理极大地提高了系统的数据吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作为开发平台完成设计，系统测试结果表明，本设计能正常工作，满足系统设计要求。 文章的最后，结合系统设计给出几种VHDL优化方法，主要围绕系统的速度、结构和面积等问题展开讨论。
上传时间： 2013-06-25
上传用户：songnanhua
激光测距是一种非接触式的测量技术，已被广泛使用于遥感、精密测量、工程建设、安全监测以及智能控制等领域。早期的激光测距系统在激光接收机中通过分立的单元电路处理激光发、收信号以测量光脉冲往返时间，使得开发成本高、电路复杂，调试困难，精度以及可靠性相对较差，体积和重量也较大，且没有与其他仪器相匹配的标准接口，上述缺陷阻碍了激光测距系统的普及应用。 本文针对激光测距信号处理系统设计了一套全数字集成方案，除激光发射、接收电路以外，将信号发生、信号采集、综合控制、数据处理和数据传输五个部分集成为一块专用集成电路。这样就不再需要DA转换和AD转换电路和滤波处理等模块，可以直接对信号进行数字信号处理。与分立的单元电路构成的激光测距信号处珲相比，可以大大降低激光测距系统的成本，缩短激光测距的研制周期。并且由于专用集成电路带有标准的RS232接口，可以直接与通信模块连接，构成激光遥测实时监控系统，通过LED实时显示测距结果。这样使得激光测距系统只需由激光器LD、接收PD和一片集成电路组成即可，提出了桥梁的位移监测技术方法，并设计出一种针对桥梁的位移监测的具有既便携、有效又经济实用的监测样机。 本文基于xil inx公司提供的开发环境(ise8.2)、和Virtex2P系列XC2VP30的开发版来设计的，提出一种基于方波的利用DCM(数字时钟管理器)检相的相位式测距方法；采用三把侧尺频率分别是30MHz、3MHz、lOkHz，对应的测尺长度分别为5米、50米和15000米，对应的精度分别为±0.02米、±0.5米和±5米。设计了一套激光测距全数字信号处理系统。为了证明本系统的准确性，另外设计了一套利用延时的方法来模拟激光光路，经过测试，证明利用DCM检相的相位式测距方法对于桥梁的位移监测是可行的，测量精度和测量结果也满足设计方案要求。
上传时间： 2013-06-12
上传用户：fanboynet
超声诊断技术具有安全、无痛苦、无损害、方法简便、适应面广、直观、显像清晰、可重复检查、对软组织鉴别能力强、诊断准确性高、灵活以及价廉等优点，已经成为当代医学图像诊断中的首选技术。眼科超声诊断仪是超声诊断中的一种专科设备，它可以用来诊断视网膜脱落、眼内和眼眶肿瘤、玻璃体混浊、出血、眼底病变及眼内异物等疾病。近年来，随着数字信号处理、硬件软件设计能力以及材料学等方面的快速发展，眼科超声诊断仪在多方面都有了长足的进步。这其中数字化眼科超声诊断仪是发展的重点。 本文从超声诊断仪原理及设计入手，着重描述了该系统的软硬件结构，同时对超声信号进行数字化处理的各个子模块进行了介绍，并结合各种数字信号处理方法的特点，对现成可编程门阵列的结构特点、编程原理及设计流程作了简单介绍。在此基础上，着重讨论了FIR滤波器的设计并得以在FPGA实现，应用于信号处理各子模块中。最后通过构建实验模型验证了系统各阶段信号处理的有效性。对正常人体眼球田眼眶进行检测，获得了很好的回波信号。本设计对眼科高频超声回波信号具有良好的实时处理能力，达到了设计要求，具有良好的应用前景。
上传时间： 2013-06-05
上传用户：1583060504
众所周知，信息传输的核心问题是有效性和可靠性，调制解调技术的发展正是体现了这一思想。从最早的模拟调幅调频技术的日益完善，到现在数字调制技术的广泛运用，使得信息的传输更为有效和可靠。QAM调制作为一种新的调制技术，因其具有很高的频带利用率而得到了广泛的应用。 本文对基于FPGA的16QAM调制解调进行了讨论和研究。首先对16QAM调制解调原理进行了阐述，建立了16QAM调制解调系统的数学模型，然后通过分析提出了基于FPGA的16QAM调制解调系统的设计方案。最后编写Verilog代码实现了算法仿真。 FPGA芯片采用的是Altera公司的大规模集成电路芯片Cyclone系列的EPlC20F32417，并通过软件编程对其进行了相关调试。文中详细介绍了基带成形滤波器、载波恢复和定时同步的基本原理及其设计方法。首先用Matlab对整个16QAM系统进行了软件仿真；然后用硬件描述语言Verilog HDL在QuartusⅡ环境下完成了系统关键算法的编写、行为仿真和综合，最后详细阐述了异步串口(UART)的FPGA实现，把我们编写的Verilog程序下载到EPlC20F32417芯片上效果很好。
上传时间： 2013-06-12
上传用户：q123321
《计算机组成原理》是计算机系的一门核心课程。但是它涉及的知识面非常广，内容包括中央处理器、指令系统、存储系统、总线和输入输出系统等方面，学生在学习该课程时，普遍觉得内容抽象难于理解。但借助于该计算机组成原理实验系统，学生通过实验环节，可以进一步融会贯通学习内容，掌握计算机各模块的工作原理，相互关系的来龙去脉。 为了增强实验系统的功能，提高系统的灵活性，降低实验成本，我们采用FPGA芯片技术来彻底更新现有的计算器组成原理实验平台。该技术可根据用户要求为芯片加载由VHDL语言所编写出的不同的硬件逻辑，FPGA芯片具有重复编程能力，使得系统内硬件的功能可以像软件一样被编程，这种称为“软”硬件的全新系统设计概念，使实验系统具有极强的灵活性和适应性。它不仅使该系统性能的改进和扩充变得十分简易和方便，而且使学生自己设计不同的实验变为可能。计算机组成原理实验的最终目的是让学生能够设计CPU，但首先，学生必须知道CPU的各个功能部件是如何工作，以及相互之间是如何配合构成CPU的。因此，我们必须先设计出一个教学用的以FPGA芯片为核心的硬件平台，然后在此基础上开发出VHDL部件库及主要逻辑功能，并设计出一套实验。 本文重点研究了基于FPGA芯片的VHDL硬件系统，由于VHDL的高标准化和硬件描述能力，现代CPU的主要功能如计算，存储，I/O操作等均可由VHDL来实现。同时设计实验内容，包括时序电路的组成及控制原理实验、八位运算器的组成及复合运算实验、存储器实验、数据通路实验、浮点运算器实验、多流水线处理器实验等，这些实验形成一个相互关联的系统。每个实验先由教师讲解原理及原理图，学生根据教师提供的原理图，自己用MAX+PLUSII完成电路输入，学生实验实际上是编写VHDL，不需要写得很复杂，只要能调用接口，然后将程序烧入平台，这样既不会让学生花太多的时间在画电路图上，又能让学生更好的理解每个部件的工作原理和工作过程。 论文首先研究分析了FPGA硬件实验平台，即实验系统的硬件组成。系统采用FPGA-XC4010EPC84，62256CPLD以及其他外围芯片(例如74LS244，74LS275)组成。根据不同的实验要求，规划不同实验控制逻辑。用户可选择不同的实验逻辑，通过把实验逻辑下载到FPGA芯片中构成自己的实验平台。 其次，论文详细的阐述了VHDL模块化设计，如何运用VHDL技术来依次实现CPU的各个功能部件。VHDL语言作为一种国际标准化的硬件描述语言，自1987年获得IEEE批准以来，经过了1993年和2001年两次修改，至今已被众多的国际知名电子设计自动化(EDA)工具研发商所采用，并随同EDA设计工具一起广泛地进入了数字系统设计与研发领域，目前已成为电子业界普遍接受的一种硬件设计技术。再次，论文针对实验平台中遇到的较为棘手的多流水线等问题，也进行了深入的阐述和剖析。学生需要什么样的实验条件，实验内容及步骤才能了解当今CPU所采用的核心技术，才能掌握CPU的设计，运行原理。另外，本论文的背景是需要学生熟悉基本的VHDL知识或技能，因为实验是在编写VHDL代码的前提下完成的。 本文在基于实验室的环境下，基本上较为完整的实现了一个基于FPGA的实验平台方案。在此基础上，进行了部分功能的测试和部分性能方面的分析。本论文的研究，为FPGA在实际系统中的应用提供研究思路和参考方案。论文的研究结果将对FPGA与VHDL标准的进一步发展具有重要的理论和现实意义。
上传时间： 2013-04-24
上传用户：小强mmmm
