本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上传时间： 2013-11-10
上传用户：hz07104032
摘要：介绍了一种利用CPLD芯片设计的数字钟电路，该系统采用自顶向下的层次模块化 设计手段构建电路，代表了BDA的发展趋势。文中结合实例详尽介绍了原理图设计输入方 式以及设计过程。
上传时间： 2013-10-09
上传用户：15736969615
数字地模拟地的布线规则,如何降低数字信号和模拟信号间的相互干扰呢？在设计之前必须了解电磁兼容(EMC)的两个基本原则：第一个原则是尽可能减小电流环路的面积；第二个原则是系统只采用一个参考面。相反，如果系统存在两个参考面，就可能形成一个偶极天线(注：小型偶极天线的辐射大小与线的长度、流过的电流大小以及频率成正比)；而如果信号不能通过尽可能小的环路返回，就可能形成一个大的环状天线(注：小型环状天线的辐射大小与环路面积、流过环路的电流大小以及频率的平方成正比)。在设计中要尽可能避免这两种情况。 有人建议将混合信号电路板上的数字地和模拟地分割开，这样能实现数字地和模拟地之间的隔离。尽管这种方法可行，但是存在很多潜在的问题，在复杂的大型系统中问题尤其突出。最关键的问题是不能跨越分割间隙布线，一旦跨越了分割间隙布线，电磁辐射和信号串扰都会急剧增加。在PCB设计中最常见的问题就是信号线跨越分割地或电源而产生EMI问题。 如图1所示，我们采用上述分割方法，而且信号线跨越了两个地之间的间隙，信号电流的返回路径是什么呢？假定被分割的两个地在某处连接在一起(通常情况下是在某个位置单点连接)，在这种情况下，地电流将会形成一个大的环路。流经大环路的高频电流会产生辐射和很高的地电感，如果流过大环路的是低电平模拟电流，该电流很容易受到外部信号干扰。最糟糕的是当把分割地在电源处连接在一起时，将形成一个非常大的电流环路。另外，模拟地和数字地通过一个长导线连接在一起会构成偶极天线。
上传时间： 2013-10-19
上传用户：playboys0
X9241概述X9241是XICOR公司生产的、把4个E2POT数字电位器集成在单片的CMOS集成电路上的一种数字电位器。它包含4个电阻阵列，每个阵列包含63个电阻单元，在每个单元之间和2个端点之间都有被滑动单元访问的抽头点。滑动单元在阵列中的位置由用户通过2线串行总线接口控制。每个电阻阵列与1个滑动端计数寄存器（WCR）和4个8位数据寄存器联系在一起。这4个数据寄存器可由用户直接写入和读出。WCR的内容控制滑动端在电阻阵列中的位置，其功能框图如图1所示。X9241工作原理 X9241支持双向总线的定向规约，是一个从属器件。它的高4位地址为0101（器件类型辨识符），低4位地址由A3~A0输入端状态决定。在SDA线上的数据只有在SCL为低期间才能改变状态。当SCL为高时，SDA状态的改变用来表示开始和终止条件（开始条件：SCL为高时，SDA由高至低的跳变；终止条件：SCL为高时，SDA由低至高的跳变）。送给X9241的所有命令都由开始条件引导，在其后输出X9241从器件的地址。X9241把串行数据流与该器件的地址比较，若地址比较成功，则作出一个应答响应。送到X9241的下一个字节包括指令及寄存器指针的信息，高4位为指令，低4位用来指出4个电位器中的1个及4个辅助寄存器中的1个。
上传时间： 2014-01-18
上传用户：黄酒配奶茶
CEComm: Windows CE 4.0下的串口调试程序 串口精灵源代码 TTY:Windows 下的类似超级终端的原代码. TAPICase: Windows 下用TAPI拨号的例子 image: Windows 下一个数字图象处理的综合实例
标签： Windows TAPICase CEComm image
上传时间： 2015-01-07
上传用户：ljt101007
九个按钮中的每一个按钮都会从10到1的往下数，你需点击它们使它们增大，当每一个按钮的数字为0时游戏就玩完了
标签： 按钮
上传时间： 2015-02-24
上传用户：jing911003
我编写的软件运行在dsp5000的ccs下，在 dsk5402评估板上运行，可以实现数字电话的功能。包括dtmf的软件产生等等。
上传时间： 2014-11-18
上传用户：lizhen9880
我编写的软件运行在dsp5000的ccs下，在 dsk5402评估板上运行，可以实现数字电话的功能。包括dtmf的软件产生等等。
上传时间： 2015-03-24
上传用户：sxdtlqqjl
按键输入模块（key）： --可编程延时发生器（数字同步机）的前端输入模块：0－9十个数字键按键输入模块原型 --前端模块：消抖 --对i0－i9十个输入端的两点要求： --（1）输入端要保证一段时间的稳定高电平 --（2）不能同时按下两个或多于两个的键 --后级模块：1、编码；2、可变模计数器 --编码模块：8线－4线（0－8 BCD码） --可变模计数器模块：以编码模块输出的32位BCD码为模值
上传时间： 2013-12-09
上传用户：来茴
傅立叶级数在数字信号处理中有非常重要的应用，这里提供了傅立叶级数在C环境下的源码及其应用，对于数据处理的工程人员大有裨益。
上传时间： 2015-04-10
上传用户：253189838
