本论文主要以TI公司的TMS320LF2407A型DSP为电机控制核心芯片,进行了空间矢量PWM变频调速系统的研究,并对DSP用于双馈调速的进行了探讨.本文总结了电力电子器件、PWM技术、电机变频控制技术的发展和现状,并通过分析和总结正弦脉宽调制(SPWM)技术和电压空间矢量(SVPWM)控制技术的特点,得出SVPWM控制技术在变频调速数字控制上有较大的优势和广阔的应用前景.本文设计了空间矢量变频调速系统,并获到了较理想的SVPWM控制波形,基本达到控制系统要求.同时在DSP用于双馈调速的探讨中,提出了一种转子感应电势检测的解决方案,获得了MULTISIM仿真波形;给出了DSP控制的双馈调速系统框图及一些相关软件算法.
上传时间： 2013-08-02
上传用户：whenfly
本文的目的在于设计一个自适应噪音抵消系统,使其能消除含噪语音信号中的背景噪音,达到提高语音信号质量的目的.主要工作分为两大部分.本文在第一部分介绍了自适应数字滤波器的基本理论思想,具体阐述了自适应噪声抵消系统基本原理,并对自适应噪声抵消系统的指标、抵消性能进行了计算分析.自适应滤波器的算法是整个系统的核心,在第一部分中,对两种最基本的自适应算法,进行了详细的介绍和分析,并针对两种算法的优缺点进行了详细的比较.这一部分中最关键的是对设计的噪声抵消系统进行计算机仿真,验证系统设计的合理性和算法的正确性.通过对自适应噪声抵消器的MATLAB仿真及对仿真图形的分析,验证了系统设计和自适应算法的可行性.第二部分主要完成自适应噪声抵消系统的硬件设计和软件编程.在第一部分计算机仿真分析的基础上,利用高速信号处理芯片DSP(TMS320LF2407)设计了一个噪声干扰抵消系统,在高速信号处理芯片(TMS320LF2407)上开发实现了自适应LMS算法.
标签： DSP
上传时间： 2013-06-28
上传用户：zklh8989
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
本论文基于直接扩频通信的理论设计了一种全数字的中频接收机，使用Xilinx公司的FPGA芯片xc3s400作为接收机的主芯片，实现中频数字信号的下变频，基带解调，PN码的捕获及跟踪环路的设计并给出了它们的具体设计步骤及RTL级逻辑电路图。本文对于数字下变频器的设计、数字抑制载波恢复环的设计进行了详细的论述，还使用Matlab中的Simulink对本接收机系统所要使用的全数字Costas环进行了功能仿真并给出了仿真结果。 本文使用高速模数转换器AD9601对中频模拟信号进行采样，最后再用高速数模转换器AD9740还原出原始信息，并给出了它们与核心芯片xc3s400的接口设计方法及原理电路图。
上传时间： 2013-07-30
上传用户：weiwolkt
随着人们对于高速无线数据业务的急切需求以及新的无线通信技术的发展，频谱资源匮乏问题日益严重。无线频谱的紧缺已经成为限制无线通信与服务应用持续发展的瓶颈。认知无线电技术(Cognitive Radio)改变了传统的固定频谱分配方式，它以频谱利用的高效性为目标，允许非授权用户择机利用授权用户的频谱空洞传输数据，以此来解决无线频谱资源短缺的问题。它是具有自主寻找和使用空闲频谱资源能力的智能无线电技术。本文的目标是在基于FPGA+DSP的系统硬件平台上，以软件编程的方式实现认知无线电数据传输的功能。 软件无线电是实现认知无线电的理想平台。本文首先阐述了软件无线电的基本工作原理及关键技术途径，对多速率信号处理中的内插和抽取、带通采样、数字下变频、滤波等技术进行了分析与探讨，为设计多速率调制解调系统提供了理论基础。然后针对软件无线电的要求给出了基于FPFA+DSP的系统设计硬件框图，并对其中的部分硬件(FPGA、AD9857、AD9235)做了简要的描述并给出其初始化过程。在理解基本概念和原理的基础上，详细论述了在系统硬件设计平台上实现的π/4-DQPSK、8PSK、16QAM调制解调技术。本文给出了调制解调系统实现方案中的各个功能模块(差分编、解码，加同步头、内插和成形滤波，下变频，系统同步等)具体的设计方案和通过硬件编程实现了板级的仿真和最后的硬件实现，并对其中得到的数据进行分析，进一步验证方案的可行性。最后介绍了通信板同频谱感知板协同工作原理，依据频谱感知板获取的各个信道状况自适应的选择π/4-DQPSK、8PSK、16QAM调制解调方式并在FPGA上实现了其中部分功能。
上传时间： 2013-05-30
上传用户：fywz
安川变频器的大功率逆变电路很有特色，它没有采用负电源，值得大家学习。
上传时间： 2013-07-28
上传用户：kkchan200
数字高清电视是当前世界上最先进的图像压缩编码技术和数字传输技术的结合，是高技术竞争的焦点之一。其中，信道处理系统及其相关芯片更是集中了数字信号处理、前向纠错编解码等数字电视传输的核心技术，成为设计和开发整个数字电视系统的关键技术之一。本文以卫星数字电视的信道处理系统为对象，结合国际通行的DVB-S/S2标准，研究了该系统在发射端的设计与实现所涉及到的一系列内容。 本文介绍了数字电视的发展概况和主要标准，特别是对我国卫星电视的发展进行了详细的介绍。然后，本文DVB-S/S2信道处理系统的基本原理进行了介绍和分析，主要包括RS码、卷积码、BCH码、LDPC码等的差错编码的基本原理，以及基带信号处理的基本原理。在此基础上对两种系统的传输性能和DVB-S2的后向兼容系统分别进行了基于Matlab的仿真。最后阐述了基于FPGA的DVB-S调制器的信道编码和调制实现，按功能对DVB-S/S2信道编码过程进行模块分解，并针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现。DVB-S/S2调制器的核心是信道编码和调制部分，利用FPGA在数字信号处理方面的优势，本文重点对其中的几个关键模块，包括RS编码、卷积交织器、卷积编码、BCH编码、LDPC编码等的实现算法进行了比较详细的分析，并通过HDL描述和时序仿真来验证算法正确性。
上传时间： 2013-07-10
上传用户：gmh1314
本项目完成的是基于中国“数字电视地面广播传输系统帧结构、信道编码和调制”国家标准的发射端系统FPGA设计与实现。在本设计中，系统采用了Stratix系列的EP1S80F1020C5 FPGA为基础构建的主硬件处理平台。对于发射端系统，数据处理部分的扰码器(随机化)、前向纠错编码(FEC)、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理(OFDM调制)、同步PN头插入、以及信号成形4倍插值滚降滤波器(SRRC)等各模块都是基于FPGA硬件设计实现的。其中关键技术：TDS-OFDM技术及其和绝对时间同步的复帧结构、信号帧的头和帧体保护技术、低密度校验纠错码(LDPC)等，体现了国标的自主创新特点，为数字电视领域首次采用。其硬件实现，亦尚未有具体产品参考。 本文首先介绍了当今国内外数字电视的发展现状，中国数字电视地面广播传输国家标准的颁布背景。并对国标系统技术原理框架，发端系统的整体结构以及FPGA设计的相关知识进行了简要介绍。在此基础上，第三章重点、详细地介绍了基于FPGA实现的发射端系统各主要功能模块的具体结构设计，论述了系统中各功能模块的FPGA设计和实现，包括设计方案、算法和结构的选取、FPGA实现、仿真分析等。第四章介绍了对整个系统的级连调试过程中，对系统结构进行的优化调整，并对级连后的整个系统的性能进行了仿真、分析和验证。作者在项目中完成的工作主要有： 1.阅读相关资料，了解并分析国标系统的技术结构和原理，分解其功能模块。 2.制定了基于国标的发端系统FPGA实现的框架及各模块的接口定义。 3.调整和改进了3780点IFFT OFDM调制模块及滚降滤波器模块的FPGA设计并验证。 4.完成了扰码器、前向纠错编码、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理、同步PN头插入、以及信号成形4倍插值滚降滤波器等功能模块的FPGA设计和验证。 5.在系统级连调试中，利用各模块数据结构特点，优化系统模块结构。 6.完成了整个发射端系统FPGA部分的调试、分析和验证。
上传时间： 2013-04-24
上传用户：zzbbqq99n
现代社会对各种无线通信业务的需求迅猛增长，这就要求无线通信在具有较高传输质量的同时，还必须具有较大的传输容量。这种需求要求在无线通信中必须采用效率较高的线性调制方式，以提高有限频带带宽的数据速率和频谱利用率，而效率较高的调制方式通常会对发端发射机的线性要求较高，这就使功率放大器线性化技术成为下一代无线通信系统的关键技术之一。 在本文中，研究了前人所提出的各种功放线性化技术，如功率回退法、正负反馈法、预失真和非线性器件法等等，针对功率放大器对信号的失真放大问题进行研究，对比和研究了目前广泛流行的自适应数字预失真算法。在一般的自适应数字预失真算法中，主要有两类：无记忆非线性预失真和有记忆非线性预失真。无记忆非线性预失真主要是通过比较功率放大器的反馈信号和已知输入信号的幅度和相位的误差来估计预失真器的各种修正参数。而有记忆非线性预失真主要是综合考虑功率放大器非线性和记忆性对信号的污染，需要同时分析信号的当前状态和历史状态。在对比完两种数字预失真算法之后，文章着重分析了有记忆预失真算法，选择了其中的多项式预失真算法进行了具体分析推演，并通过软件无线电的方法将数字信号处理与FPGA结合起来，在内嵌了System Generator软件的Matlab/Simulink上对该算法进行仿真分析，证明了这个算法的性能和有效性。 本文另外一个最重要的创新点在于，在FPGA设计上，使用了系统级设计的思路，与Xilinx公司提供的软件能够很好的配合，在完成仿真后能够直接将代码转换成FPGA的网表文件或者硬件描述语言，大大简化了开发过程，缩短了系统的开发周期。
上传时间： 2013-06-20
上传用户：handless
视频监控一直是人们关注的应用技术热点之一，它以其直观、方便、信息内容丰富而被广泛用于在电视台、银行、商场等场合。在视频图像监控系统中，经常需要对多路视频信号进行实时监控，如果每一路视频信号都占用一个监视器屏幕，则会大大增加系统成本。视频图像画面分割器主要功能是完成多路视频信号合成一路在监视器显示，是视频监控系统的核心部分。 传统的基于分立数字逻辑电路甚至DSP芯片设计的画面分割器的体积较大且成本较高。为此，本文介绍了一种基于FPGA技术的视频图像画面分割器的设计与实现。 本文对视频图像画面分割技术进行了分析，完成了基于ITU-RBT.656视频数据格式的画面分割方法设计；系统采用Xilinx公司的FPGA作为核心控制器，设计了视频图像画面分割器的硬件电路，该电路在FPGA中，将数字电路集成在一起，电路结构简洁，具有较好的稳定性和灵活性；在硬件电路平台基础上，以四路视频图像分割为例，完成了I2C总线接口模块，异步FIFO模块，有效视频图像数据提取模块，图像存储控制模块和图像合成模块的设计，首先，由摄像头采集四路模拟视频信号，经视频解码芯片转换为数字视频图像信号后送入异步FIFO缓冲。然后，根据画面分割需要进行视频图像数据抽取，并将抽取的视频图像数据按照一定的规则存储到图像存储器。最后，按照数字视频图像的数据格式，将四路视频图像合成一路编码输出，实现了四路视频图像分割的功能。从而验证了电路设计和分割方法的正确性。 本文通过由FPGA实现多路视频图像的采集、存储和合成等逻辑控制功能，I2C总线对两片视频解码器进行动态配置等方法，实现四路视频图像的轮流采集、存储和图像的合成，提高了系统集成度，并可根据系统需要修改设计和进一步扩展功能，同时提高了系统的灵活性。
上传时间： 2013-04-24
上传用户：gundan
