#include<stdio.h> #include<windows.h> int xuanxiang; int studentcount; int banjihao[100]; int xueqihao[100][10]; char xm[100][100]; int xuehao[100][10]; int score[100][3]; int yuwen; int shuxue[000]; int yingyu[100]; int c[100]; int p; char x[1000][100]="",y[100][100]="";/*x学院 y专业 z班级*/ int z[100]; main() { void input(); void inputsc(); void alter(); void scbybannji(); printf("--------学生成绩管理-----\n"); printf("请按相应数字键来实现相应功能\n"); printf("1.录入学生信息 2.录入学生成绩 3.修改学生成绩\n"); printf("4.查询学生成绩 5.不及格科目及名单 6.按班级输出学生成绩单\n"); printf("请输入你要实现的功能所对应的数字:"); scanf("%d",&xuanxiang); system("cls"); getchar(); switch (xuanxiang) { case 1:input(); case 2:inputsc(); case 3:alter(); /*case 4:select score(); case 5:bujigekemujimingdan();*/ case 6:scbybanji; } } void input() { int i; printf("请输入你的学院名称:"); gets(x); printf("请输入你的专业名称:"); gets(y); printf("请输入你的班级号:"); scanf("%d",&z); printf("请输入你们一个班有几个人:"); scanf("%d",&p); system("cls"); for(i=0;i<p;i++) { printf("请输入第%d个学生的学号:",i+1); scanf("%d",xuehao[i]); getchar(); printf("请输入第%d个学生的姓名:",i+1); gets(xm[i]); system("cls"); } printf("您已经录入完毕您的班级所有学生的信息!\n"); printf("您的班级为%s%s%s\n",x,y,z); /*alter(p);*/ } void inputsc() { int i; for(i=0;i<p;i++) { printf("\n"); printf("--------------------------------------------------------------------------------\n\n"); printf("\t\t\t\t录入学生的成绩\n\n\n"); printf("--------------------------------------------------------------------------------\n\n"); printf("\t\t\t\t%s\n",xm[i]); printf("\n"); printf("\t\t\t\t数学:"); scanf("%d",&shuxue[i]); printf("\n"); getchar(); printf("\t\t\t\t英语:"); scanf("%d",&yingyu[i]); printf("\n"); getchar(); printf("\t\t\t\tc语言:"); scanf("%d",&c[i]); system("cls"); } } void alter() { int i;/*循环变量*/ int m[10000];/*要查询的学号*/ int b;/*修改后的成绩*/ char kemu[20]=""; printf("请输入你要修改的学生的学号"); scanf("%d",&m); for (i=0;i<p;i++) { if (m==xuehao[i]) { printf("%s的数学成绩为%d,英语成绩为%d,c语言成绩为%d,xm[i],shuxue[i],yingyu[i],c[i]"); printf("请输入你想修改的科目");} } gets(kemu); getchar(); if (kemu=="数学"); { scanf("%d",&b); shuxue[i]=b;} if (kemu=="英语"); { scanf("%d",&b); yingyu[i]=b;} if (kemu=="c语言"); { scanf("%d",&b); c[i]=b; } printf("%s的数学成绩为%d,英语成绩为%d,c语言成绩为%d,xm[i],shuxue[i],yingyu[i],c[i]"); } void scbybannji() { int i; char zyname[20]; int bjnumber; printf("请输入你的专业名称"); scanf("%s",&zyname); printf("请输入你的班级号"); scanf("%d",&bjnumber); for (i=0;i<p;i++) { if (zyname==y[i]); if (bjnumber==z[i]); printf("专业名称%s班级号%d数学成绩%d英语成绩%dc语言成绩%d，y[i],z[i],shuxue[i],yingyu[i],c[i]"); } }
标签： c语言
上传时间： 2018-06-08
上传用户：2369043090
本论文是依托“985”工程超宽带全中频比幅比相测向系统研制项目，在原有经典雷达接收机系统设计方案的基础上，结合测向系统的工作原理和测向要求，采用四通道一次变频超外差设计方案，基于MC和MMC器件分模块设计了一个雷达接收机，并对该接收机的频率源进行了研制论文首先针对该接收机系统的指标要求，进行了系统的变频分析以及链路的指标分配和核算，对接收机进行了系统级设计和功能模块规划。下变频电路是整个接收机系统的主要组成部分。论文选用双平衡混频器，并对下变频电路中各个功能模块，包括耦合电路、低噪声放大电路、混频电路、中频放大电路和中频滤波电路以及其本振信号功分电路和测试信号功分电路进行了设计和测试。在此基础上，还完成了下变频电路的结构布局和电磁兼容设计。频率源已成为雷达接收机系统的乃至整个雷达系统十分关键的技术。论文采用直接数字频率合成器（DDs）和锁相环（PLL）相结合的频率合成方案，完成了频率合成器，包括DDS、PLL以及其基于ARM的控制电路的设计和测试对接收机及其频率源的测试结果表明：系统工作状态正常，基本满足设计要求。21世纪进入高技术兵器时代，武器装备的自动化和智能化是其发展的主要趋势。智能化武器中最为突出的是精确制导和无人机，其精确的探测技术是由一个建立在一定体制上的测向系统完成，因而现代电子战对测向系统的准确性要求越来越高。在众多的测向体制中，比幅比桕测向具有系统设备少、易实现、通道的致性好及抗干扰性高等优点，被广泛使用于电子侦察设备。在这样一个测向系统中，雷达接收机是一个重要的组成部分。雷达（RADAR）词源于美国海军在1940年第二次世界大战中使用的一个保密代号，它是无线电探测和测距（Radio Detection and Ranging）的英文缩写，即用无线电方法发现目标并测定它们在空间的位置，因此雷达也称为“无线电定位”。随着雷达技术的发展，雷达的基本任务不仅仅是从探测目标中提取诸如目标距离，角坐标（方位角和俯仰角），而且还包括测量目标的速度，以及从目标回波中获取更多目标反射特性等方面的信息。
标签： 接收机
上传时间： 2022-03-29
上传用户：slq1234567890
在现代信息战中，随着电子对抗技术和装备的不断发展，战场的电磁环境更加恶劣，通信的电子战日益激烈。这就限制了无线电通信在某些特殊的战术背景下的应用。为了保证通信链路的安全顺畅，研究各种适用于军事通信的抗干扰、抗侦收、抗测向技术和寻求适应于这些特定的环境下新的通信方式就显得十分必要。超声波语音通信就是在这样的背景下提出来的。本文首先概略的介绍了AM调制、采样定理、直接数字频率合成等相关的基础理论；接着结合课题的具体要求，提出了基于DDS的基本原理，依托FPGA与单片机相结合的硬件平台来实现AM数字调幅的方案。设计中将软件无线电的思想渗透其中，将原来运用模拟器件构建的电路都通过软件编程的方法来实现，增加了系统的灵活性。其次，对整个系统的硬、软件设计进行了详细的叙述；系统的硬件电路由AM调制电路和功放电路组成，其中，M调制电路包括模拟部分、数字部分、电源部分，它主要完成语音信号与载波信号的数字调幅功能；功放电路是单独的一块电路板，它主要对调幅信号进行功率放大以驱动换能器，从而以超声波的形式将信息发出。而且，还详细分析了各部分硬件电路的设计和工作过程，并给出了相应的电路图。系统的软件设计包括有两个方面内容，一方面是单片机的软件设计，它主要利用IAR Embeded Workbench开发环境，完成系统的界面显示及各种调幅参数的设置；另一方面是FPGA软件的设计，它主要利用Quartusll开发软件，采用VHDL和QuartusII内嵌的图表编辑器的原理图式图形输入法混合编程的方式，编写了各模块单元，在FPGA内部实现了调幅功能。最后，对调制系统进行测试，测试结果表明系统工作性能稳定，基本上达到了预期的设计要求。
上传时间： 2022-06-18
上传用户：
[摘要]在天线单元设计中采用了高频、低噪声放大器，以减弱天线热噪声及前面几级单元电路对接收机性能的影响；基于超外差式电路结构、镜频抑制和信道选择原理，选用G P2010芯片实现了射频单元的三级变频方案，并介绍了高稳定度本振荡信号的合成和采样量化器的工作原理，得到了导航电文相关提取所需要的二进制数字中频卫星信号。[被屏蔽广告]关键词：GPS接收机灵敏度超外差锁相环频率合成利用GPS卫星实现导航定位时，用户接收机的主要任务是提取卫星信号中的伪随机噪声码和数据码，以进一步解算得到接收机载体的位置、速度和时间（PVT）等导航信息。因此，GPS接收机是至关重要的用户设备。目前实际应用的GPS接收机电路一般由天线单元、射频单元、通信单元和解算单元等四部分组成，如图1所示。本文在分析GPS卫星信号组成的基础上，给出了射频前端GP2010的原理及应用。1GPS 卫星信号的组成GPS卫星信号采用典型的码分多址（CDMA）调制技术进行合成（如图2所示），其完整信号主要包括载波、伪随机码和数据码等三种分量。信号载波处于L波段，两载波的中心顿率分别记作L1和1.2，卫星信号参考时钟频率f0为10.23MHz，信号载波L1的中心频率为ro的154倍频，即：fL.1=154×f0-1575，42MHz（1）其波长A 1-19.03cm：信号载波12的中心频率为f0的120倍频，即：fL.2-120X f0-1227.60M1z（2）其波长A 2-24.42cm.两载波的频率差为347.82M1z，大约是12的28.3%，这样选择载波频率便于测得或消除导航信号从GPS卫星传播至接收机时由于电离层效应而引起的传播延迟误差，伪随机噪声码（PR N）即测距码主要有精测距码（P码）和粗测距码（C/A码）两种。其中P码的码率为10.23M12、C/A码的码率为1.023MHz。数据码是GPS卫星以二进制形式发送给用户接收机的导航定位数据，又叫导航电文或D码，它主要包括卫星历、卫星钟校正、电离层延迟校正、工作状态信息、C/A码转换到捕获P码的信息和全部卫星的概略星历：总电文由1500位组成，分为5个子帧，每个子帧在6s内发射10个字，每个字30位，共计300位，因此数据码的波特率为50bps.
上传时间： 2022-06-19
上传用户：zhaiyawei
本文研究特种LCD的图像处理方法和FPGA实现方案，并研制出基于FPGA的若干实际应用系统，有效地解决目前存在的问题。本文主要研究内容为： (1)给出一种基于彩色空间变换的色彩调整方法，在YCrCb空间内实现亮度和色度分离，避免了RGB空间两者同时变化造成偏色和失真的现象，并在FPGA内采用流水线结构改进3阶矩阵运算的逻辑结构，节省出2/3的逻辑资源，提高了模块的最高运行速度。 (2)研究利用FPGA实现图像实时缩放处理的方法，选择能够满足特种LCD要求的双线性插值法作为研究对象，实时计算插值系数dx和dy，并采用流水线结构进行插值计算，仅使用FPGA中的3个双端口RAM来缓冲图像数据，没有外扩大容量帧存储器，降低了成本，提高特种LCD的系统兼容性。 (3)设计一种针对特种LCD更为简捷、有效的隔行转逐行扫描的实现方案，即利用图像实时缩放的方法，把一场图像缩放到LCD的分辨率，实现复合视频图像在LCD的“满屏”显示，改善现有特种LCD在显示隔行扫描的复合视频信号时，遇到图像信息丢失或显示效果不佳的问题。 (4)设计出一种基于字符和位图的数字OSD控制核，合理使用分布式RAM和块RAM两种逻辑资源来存储字符和位图信息，OSD图像由数字逻辑自动合成，编程简单灵活，使特种LCD的参数调整更加方便。 (5)研制成功基于FPGA的特种LCD显示控制板，能显示三种分辨率640×480，800×600，1024×768的图像信号；支持宽范围的亮度、对比度、显示位置等参数的实时调整，并提供全功能的透明OSD菜单进行指示。 (6)研制成功基于FPGA的特种LCD图像调节板，用于对某型号机载特种LCD进行改造，增加宽范围的亮度、对比度、图像显示位置的实时调整功能，提供无信号输入检测与OSD指示功能，提高图像显示的性能，通过了环境温度试验与性能测试，并已装机。 (7)研制成功基于DSP和FPGA的图像采集显示板，实现了对全分辨率复合视频信号进行25帧/秒的实时采集和显示，在DSP内使用“三帧”轮换的图像数据缓冲方法提高了系统的实时处理能力，使之能够完成一定复杂度的实时图像处理。
上传时间： 2013-06-12
上传用户：ivan-mtk
针对现代中低压电网电能质量的监测及谐波治理的需要，论文综合运用嵌入式技术、现代信号处理技术、虚拟仪器技术设计了一种新型低功耗、集成化的电网参数监测仪。此系统实现了对三相电网相/线电压、电流、有功功率、无功功率、视在功率、电网频率、功率因数以及三相电压、电流的31次以内谐波的实时监测。 论文分析了基于微处理器的电力系统基本参数的测量原理；对被测信号的交流参量通过抽样方法获得，由多点的抽样数据统计得到的结果可以减小随机误差的影响；基于DFT和FFT的谐波测量原理，将FFT应用于谐波分析获得信号的频域参数；针对谐波测量中的混叠误差设计了二阶抗混叠滤波器；分析了非同步采样和对非时限信号的截断造成的频谱泄露和栅栏效应及其对谐波测量精度的影响。讨论了常用的几种窗函数对频谱泄漏的抑制作用，在此基础上选择加海明窗对采样信号进行处理；针对DDS具有高精度频率合成的特点，将其应用到电网信号的采样上，提高了采样的同步性，使得测量精度满足了系统的要求。上述方法需要大量快速的迭代运算，系统微处理器选用了32位ARM芯片LPC2132，提高了系统的数据处理能力和实时性。系统供电电源采用了开关电源、减小了体积，提高了效率；完成了下位机数据采集部分、二阶抗混叠滤波器、测频电路及通信模块电路的设计；最后介绍了软件设计部分，主要包含了数据采集的实现过程，FFT程序的设计，给出了各部分程序的流程图；系统上位机软件设计了电网数据处理程序，该软件以LabWindows/CVI6.0为开发平台，利用CVI丰富的库函数，完成对数据的处理、显示和记录等工作，并采用双线程运行模式，在数据采集和处理的同时完成了显示、命令的发送和运行曲线等功能。 按上述方案设计的样机经过三次电路制作与软件调试，主要技术参数达到了设计要求，通过了实验室测试，目前正在电力系统谐波治理系统中进行工业实验。
上传时间： 2013-04-24
上传用户：我好难过
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
本文以直接频率合成和伪随机码的设计与实现为中心，对扩频通信的基本理论、信号源的总体结构、载波调制、滤波器设计等问题进行了深入的分析和研究，并给出了模块的硬件实现方案。 首先介绍了FPGA技术的发展和应用，包括VHDL语言的基本语法结构和FPGA器件的开发设计流程等等。详细地分析了各类频率合成器的基础上提出采用直接数字式频率合成器(DDS)实现低相位噪声、高分辨率、高精度和高稳定度的信号源。研究了测距伪随机码的原理，确定选用移位序列作为系统的扩频码序列，并选取了符合本系统使用的移位序列扩频码。分别给出并分析了相应的FPGA硬件实现电路。 对于载波调制这一关键技术，提出了采用二进制相移键控相位选择法并相应作了硬件实现。分析与研究了射频宽带滤波器应具有的传输特性，通过分析巴特沃思滤波器、切比雪夫滤波器、椭圆滤波器和贝塞尔滤波器这几种滤波器的频谱特性，设计了发生器射频宽带滤波器。最后给出具体设计实现了的信号发生器的输出波形。
上传时间： 2013-04-24
上传用户：greethzhang
Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。
上传时间： 2013-07-19
上传用户：gongxinshiwo@163.com
· 摘要： DSP芯片TMS320C54x提供高速、双向、多通道缓冲串行口McBSP,它可以与其他的TMS320C54x器件或其它串口器件通讯.串行SPI通信协议是一种标准的通信协议,很多场合下都是采用这种机制.本文阐述了基于TMS320VC5410的多通道缓冲串行口(McBSP)的特点及其SPI协议的串口配置方法.提出了多通道缓冲串行口在频率合成技术中的一个新应用实例,给出了
上传时间： 2013-06-18
上传用户：Wwill
