GRE 数学圣经，下面是详细的英文介绍： Comprehensive Prep for GRE Math Every year, students pay $1,000 and more to test prep companies to prepare for the math section of the GRE. Now you can get the same preparation in a book. Although the GRE math section is difficult, it is very learnable. GRE Math Bible presents a thorough analysis of GRE math and introduces numerous analytic techniques that will help you immensely, not only on the GRE but in graduate school as well.
标签： GRE Math 数学
上传时间： 2015-08-22
上传用户：东大寺的
实验十 子程序结构设计实验
上传时间： 2016-05-11
上传用户：txzdll
1. 有的题目解法可能不唯一，导致最后答案形式不唯一 2. 对矩阵进行变换时一直是行的变换 3. 行列式求值时可能会用到列的性质 4. 近几年的考题每套都至少做两遍以上
标签： 线性代数
上传时间： 2016-05-12
上传用户：18733571148
电力工程电缆设计规范 GB 50217－2007 3 电缆型式与截面选择 3.1 电缆导体材质 3.2 电力电缆芯数 3.3 电缆绝缘水平 3.4 电缆绝缘类型 3.5 电缆护层类型 3.6 控制电缆及其金属屏蔽 3.7 电力电缆导体截面 4 电缆附件的选择与配置 4.1 一般规定 4.2 自容式充油电缆的供油系统 5 电缆敷设 5.1 一般规定 5.2敷设方式选择 5.3地下直埋敷设 5.4保护管敷设 5.5电缆构筑物敷设 5.6其他公用设施中敷设 5.7水下敷设 6电缆的支持与固定 6.1 一般规定 6.2 电缆支架和桥架 7 电缆防火与阻止延燃 附录A 常用电力电缆导体的最高允许温度 附录B 10kV及以下电力电缆经济电流截面选用方法 附录C 10kV及以下常用电力电缆允许100％持续载流量 附录D 敷设条件不同时电缆允许持续载流量的校正系数 附录E 按短路热稳定条件计算电缆导体允许最小截面的方法
上传时间： 2016-05-31
上传用户：fffvvv
HR工具书 101个面试难题及 结构化面试题库
上传时间： 2016-06-03
上传用户：慢调写手
实验源代码 //Warshall.cpp #include<stdio.h> void warshall(int k,int n) { int i , j, t; int temp[20][20]; for(int a=0;a<k;a++) { printf("请输入矩阵第%d 行元素:",a); for(int b=0;b<n;b++) { scanf ("%d",&temp[a][b]); } } for(i=0;i<k;i++){ for( j=0;j<k;j++){ if(temp[ j][i]==1) { for(t=0;t<n;t++) { temp[ j][t]=temp[i][t]||temp[ j][t]; } } } } printf("可传递闭包关系矩阵是:\n"); for(i=0;i<k;i++) { for( j=0;j<n;j++) { printf("%d", temp[i][ j]); } printf("\n"); } } void main() { printf("利用 Warshall 算法求二元关系的可传递闭包\n"); void warshall(int,int); int k , n; printf("请输入矩阵的行数 i: "); scanf("%d",&k); 四川大学实验报告 printf("请输入矩阵的列数 j: "); scanf("%d",&n); warshall(k,n); }
上传时间： 2016-06-27
上传用户：梁雪文以
随着开采深度的增加，井下巷道的掘进和回采过程中存在瓦斯涌出的可能，并有煤尘爆炸危险性。由于地质工作受条件限制，故对开挖的安全隐患很大，本瓦斯事故防止应急预案参照高瓦斯巷道编制。
标签： 煤矿安全规程
上传时间： 2016-07-12
上传用户：wrtm821112
viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条，为8时路径变为128条。 (2<<(N-1))。所以viterbi译码一般应用在约束长度小于10的场合中。 先说编码（举例约束长度为7）：编码器7个延迟器的状态（0，1）组成了整个编码器的64个状态。每个状态在编码器输入0或1时，会跳转到另一个之中。比如110100输入1时，变成101001（其实就是移位寄存器）。并且输出也是随之而改变的。 这样解码的过程就是逆过程。算法规定t时刻收到的数据都要进行64次比较，就是64个状态每条路有两条分支（因为输入0或1），同时，跳传到不同的两个状态中去，将两条相应的输出和实际接收到的输出比较，量度值大的抛弃（也就是比较结果相差大的），留下来的就叫做幸存路径，将幸存路径加上上一时刻幸存路径的量度然后保存，这样64条幸存路径就增加了一步。在译码结束的时候，从64条幸存路径中选出一条量度最小的，反推出这条幸存路径（叫做回溯），得出相应的译码输出。
上传时间： 2016-08-08
上传用户：June
1. 熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。 2. 掌握用MSI设计的组合逻辑电路的方法。
上传时间： 2016-10-24
上传用户：eriilover
小提琴音乐鉴赏论文 课程作业 《四季》欣赏
标签： 论文
上传时间： 2016-11-22
上传用户：rocket1122
