1. 下列说法正确的是 （ ） A. Java语言不区分大小写 B. Java程序以类为基本单位 C. JVM为Java虚拟机JVM的英文缩写 D. 运行Java程序需要先安装JDK 2. 下列说法中错误的是 ( ) A. Java语言是编译执行的 B. Java中使用了多进程技术 C. Java的单行注视以//开头 D. Java语言具有很高的安全性 3. 下面不属于Java语言特点的一项是( ) A. 安全性 B. 分布式 C. 移植性 D. 编译执行 4. 下列语句中，正确的项是 ( ) A . int $e,a,b=10 B. char c,d=’a’ C. float e=0.0d D. double c=0.0f
上传时间： 2017-01-04
上传用户：netwolf
数字电路和数字系统实验教程很详细描述了数字电路系统的实验教程
上传时间： 2022-07-21
上传用户：
该文主要研究了以TI公司的16位定点TMS320F240型DSP为控制核心的全数字交流变频调速系统硬件、软件的设计理论和设计方法.该系统主要由主电路、系统保护电路、控制回路和采样回路组成.主电路部分包括整流、滤波、逆变器(IPM)、IPM驱动电路等;系统保护电路包括过压欠压保护、限流启动、IPM故障保护、过流保护等;控制回路包括DSP最小系统电路、与PC机通讯接口电路、仿真接口电路、PWM信号发生电路、A/D、D/A转换电路等;采样电路包括电流采样、电压采样、转速采样.在软件方面,考虑到SVPWM相对于SPWM具有较高的直流电压利用率,以及更适合于数字控制系统,该文在研究SVPWM控制原理的基础上,编制了基于SVPWM的开环控制程序.该文最后给出了试验结果,开环运行试验结果表明,该系统可以在0-50Hz范围内平滑调速,在10Hz以上具有较强的带负载能力,以及抗干扰能力.
上传时间： 2013-05-21
上传用户：fyerd
随着非线性负载在电网应用中的不断增加，给电网造成的谐波污染日益严重，已成为影响电能质量的重要因素之一。与无源滤波器相比，有源滤波器具有滤波特性好，受电网阻抗影响小，可同时补偿谐波和无功等优点，所以，有源电力滤波装置作为一项有效措施，被广泛地研究和应用。 本文首先介绍了谐波产生及其严重的危害性，综述了国内外电力系统谐波抑制技术的发展概况以及有源电力滤波器在谐波抑制中的应用前景。阐明了以DSP为核心控制芯片的有源电力滤波器数字控制系统的特点。介绍了有源电力滤波器的结构和工作原理，在瞬时无功功率理论的基础上设计了谐波电流的检测方案，提出了有源电力滤波器全数字化控制系统的实施方案，包括信号调理、过零检测、交流采样、锁相和滤波等，同时给出部分程序框图及程序和程序运行结果。为了进行更加深入的理论分析，本文在MATLAB的SIMULINK仿真环境下建立了有源电力滤波器系统的仿真模型，并对谐波电流检测方法进行了仿真对比。同时，重点进行了软件设计，包括数字锁相环、低通滤波器等，程序运行结果取得了令人满意的效果。 本文以三相并联有源电力滤波器为研究对象，设计了基于DSP芯片的数字化控制方案，该方案用一片DSP芯片TMS320F2812实现谐波指令电流计算和控制环节。并详细介绍了该控制方案的软件设计。 从目前国外的研究和使用情况来看，有源电力滤波器具有广阔的应用前景。本题目今后的重点发展方向是进行实用化研究。
上传时间： 2013-04-24
上传用户：lifangyuan12
随着电力电子装置的广泛应用,人们对电能变换的控制能力日益提高.但这些非线性装置所产生的无功和谐波污染也给电网带来越来越严重的危害.研究有源电力滤波器以补偿电力电子装置所引起的无功和谐波污染已成为电力电子应用技术中的一个重大研究课题. 本文主要研究一种基于DSP控制的运用于高压电力系统的新型大容量补偿装置,它结合了有源滤波器(APF)和静止无功补偿发生器(SVG),的优点,在抑制电网谐波的同时进行无功补偿. 传统补偿装置主要采用模拟控制.但模拟控制存在电路复杂、控制性能差、易受环境干扰等缺点.本文提出以TI公司TMS320LF2407高速处理器为核心的数字控制系统.更重要的是,该补偿装置使用的电抗和电容元件比传统SVC中的电抗器和电容元件小.大大缩小了装置的体积和成本. 另外,由于补偿装置中IGBT模块的额定工作电压的限制,若要将其运用于高压系统需要连接特殊的升压变压器,成本较高.如果能够借助一些辅助的外电路解决功率器件串联工作时的均压问题,那么就可以省去升压变压器的投资,降低了成本.这也是本文的一个研究方向. 本文首先回顾了电力系统有源滤波和无功补偿的发展情况,然后阐述了有源滤波和无功补偿的工作原理和关键技术.在此基础上,讨论了电力系统有源滤波和无功补偿装置的硬件设计及软件开发.最后,使用Matlab对系统进行了仿真并进行了实验验证.
上传时间： 2013-07-09
上传用户：waitingfy
逆变器广泛应用于工业生产的各个方面，数字控制具有方便实现复杂算法、抗干扰性强和产品容易升级等优点，已成为未来逆变器的发展趋势。使用数字技术控制设计逆变器，控制器的性能决定了逆变系统系统的性能。然而在很多高频应用的场合，目前常用的控制器的速度往往不能完全达到要求。与传统单片机和DSP芯片相比，FPGA器件具有更高的处理速度。同时FPGA应用在数字化逆变器设计中，还可以大大简化控制系统结构，并可实现多种高速算法，具有较高的性价比。在逆变器的全数字化控制领域，FPGA具有很好的应用价值。 论文首先介绍了SPWM基本原理及其控制方式，SPWM的生成方法，并结合本课题给出了查表法生成SPWM波的一般方法，且以单相全桥逆变器为例进行了仿真。分析其的电路特点，建立PWM逆变器的统一电路模型、连续状态空间以及离散状态空间模型，在此数学模型基础上，针对逆变器研究分析了目前用于逆变器设计的各种数字控制技术、控制方案，讨论了其控制方法的优缺点，相关控制器设计的一般问题，最后比较了其优缺点，指出其存在的共性问题，总结了使用FPGA设计逆变器数字控制器的优势。然后以单相电压型PWM逆变器为控制模型采用新型模数结合现场可编程门阵列FPGA实现数字化控制器的方案，给出了纯正正弦波逆变器的设计方案。 论文详细论述了采用模数混合型FPGA作为主控芯片的高频逆变器设计方法与实现过程。系统主控芯片采用Fusion系列AFS600，世界上首个模数混合型FPGA。主要设计要点包括：逆变器硬件电路设计以及SPWM数字控制系统软件设计。外围强电电路的设计的难点在于用于前端升压的高频变压器的设计以及输出端LC滤波电感与电容的选取。另外，SPWM“H”字全桥逆变电路中的高悬浮电压也是设计中需要值得注意的重要环节。在控制系统软件设计方面，采用FPGA自上而下的设计方法，对其控制系统进行了功能划分，完成了SPWM产生器以及加入死区补偿的PWM发生器、和反馈等模块的设计。 论文的结束部分给出了设计结果，并指出了进一步的工作的思路和方向。
上传时间： 2013-05-19
上传用户：小码农lz
船舶自动操舵仪又称自动舵，用来保持船舶在给定航向或航迹上航行，是船舶操纵的关键设备。船舶自动舵尚没有专用的故障诊断系统，当前的维修方法不能满足快速保障和应急保障的需要。本文结合某型自动舵微机通道故障诊断科研项目，重点论述某型自动舵数字控制系统的故障诊断设计与实现，研究了基于模糊推理的船舶自动舵故障诊断专家系统和基于支持向量机的船舶自动舵模拟电路故障诊断方法。 对某型自动舵充分调研，在了解系统软、硬件的总体技术要求和指标的基础上，建立检测对象的数学模型和物理模型。确定故障检测的对象特点，为系统故障仿真、参数辨识做好准备，并为后续的故障检测、诊断方法研究提供了参考。 结合某型自动舵数字控制系统实际情况，确定其故障诊断系统采用分层递阶结构。系统底层为基于嵌入式微处理器的信号检测单元，负责获取微机通道的总线控制权以及信号预处理；系统中间层为通讯子系统，负责对底层多个检测单元信息集中传送；系统顶层为故障诊断和显示子系统，负责对微机通道的信息进行综合评价，得出最终诊断结论。 船舶自动舵系统结构繁杂，很多故障很难用精确的公式将它表示出来，提出了基于模糊推理的船舶自动舵故障诊断专家系统，提高了自动舵故障诊断准确性。该系统将模糊数学、模糊诊断原理及专家经验相结合，采用模糊产生式知识表示法，确定模糊关系矩阵及语义距离，设计相关硬件平台，实现了船舶自动舵故障诊断模糊专家系统的各个功能模块。 为解决船舶自动舵模拟电路故障诊断复杂多样难于辨识的问题，提出了基于支持向量机的故障诊断方法。该方法通过电路仿真分析，给出了各故障模式下电压频率响应，提取具有代表性的故障特征，建立了以支持向量机为基础的模拟电路故障诊断模型。实验结果证明，该方法可有效诊断模拟电路中的元件故障，且对于元件容差引起的故障诊断模型的不确定性具有较强的鲁棒性，满足非线性电路的故障诊断要求。
上传时间： 2013-04-24
上传用户：evil
通信与信息技术行业飞速发展，已成为我国支柱产业之一。随着该行业的迅速发展，社会对具备实际动手能力人才的需求也不断增加，高校通信教学改革势在必行。在最初的通信原理实验设备中每个实验独立占用一块硬件资源，随着EDA技术的发展，实验设备厂商将CPLD/FPGA技术作为独立的一项实验内容，加入到通信原理实验设备中。FPGA技术具备集成度高、速度快和现场可编程的优势，适合高集成度和高速的时序运算。本文总结现有通信原理实验设备的优缺点，采用FPGA技术设计出集验证性和设计性于一体，具备较高的综合性和系统性的通信原理实验系统。 本系统提供了一个开放性的硬件、软件平台，从培养学生实际动手能力出发，利用FPGA在通用的硬件上实现所有实验内容。学生在本系统上除了能完成已固化的实验内容，还可以实现电子设计开发和验证。这对培养学生的实践能力大有裨益。 本文结合数字通信系统基本模型，把基于FPGA的通信原理实验系统划分为信号源模块、发送端模块、信道仿真模块、接收端模块和同步模块几部分。其中，模拟信号源采用DDS技术，能够生成非常高的频率精度，可作为任意波形发生器。发送端和接收端模块结合到一起组成多体制调制解调器，形成多频段、多波形的软件无线电系统。载波同步采用全数字COSTAS环提取技术，具备良好的载波跟踪特性，利用对载波相位不敏感 的Gardner算法跟踪位同步信号。 本文首先介绍了通信原理实验系统的研究现状和意义；然后根据通信系统模型从《通信原理》各个章节中提炼出各模块的实验内容，分别列出各实验的数字化实现模型；继而根据各模块资源需求选取合适FPGA芯片，并给出硬件设计方案；最后，给出各模块在FPGA上具体实现过程、系统测试结果及分析。测试和实际运行结果表明设计方法正确，且功能和技术指标满足设计要求。 关键词：通信原理，实验系统，FPGA，DDS，多体制调制解调，全数字COSTAS环，位同步
上传时间： 2013-07-07
上传用户：evil
软件无线电（Software Defined Radio）是无线通信系统收发信机的发展方向，它使得通信系统的设计者可以将主要精力集中到收发机的数字处理上，而不必过多关注电路实现。在进行数字处理时，常用的方案包括现场可编程门阵列（FPGA）、数字信号处理器（DSP）和专用集成电路（ASIC）。FPGA以其相对较低的功耗和相对较低廉的成本，成为许多通信系统的首先方案。正是在这样的前提下，本课题结合软件无线电技术，研究并实现基于FPGA的数字收发信机。 @@ 本论文主要研究了发射机和接收机的结构和相关的硬件实现问题。首先，从理论上对发射机和接收机结构进行研究，找到收发信机设计中关键问题。其次，在理论上有深刻认识的基础上，以FPGA为手段，将反馈控制算法、反馈补偿算法和前馈补偿算法落实到硬件电路上。同步一直是数字通信系统中的关键问题，它也是本文的研究重点。本文在研究了已有各种同步方法的基础上，设计了一种新的同步方法和相应的接收机结构，并以硬件电路将其实现。最后，针对所设计的硬件系统，本文还进行了充分的硬件系统测试。硬件测试的各项数据结果表明系统设计方案是可行的，基本实现了数字中频收发机系统的设计要求。 @@ 本文中发射机系统是以Altera公司EP2C70F672C6为硬件平台，接收机系统以Altera公司EP2S180F1020C3为硬件平台。收发系统均是在Ouartus Ⅱ 8．0环境下，通过编写Verilog HDL代码和调用Altera IP core加以实现。在将设计方案落实到硬件电路实现之前，各种算法均使用MATLAB进行原理仿真，并在MATLAB仿真得到正确结果的基础上，使用Quartus Ⅱ 8．0中的功能仿真工具和时序仿真工具进行了前仿真和后仿真。所有仿真结果无误后，可下载至硬件平台进行调试，通过Quartus Ⅱ 8．0中集成的SignalTap逻辑分析仪，可以实时观察电路中各点信号的变化情况，并结合示波器和频谱仪，得到硬件测试结果。 @@关键词：SDR；数字收发机；FPGA；载波同步；符号同步
上传时间： 2013-04-24
上传用户：diaorunze
数字图像通信的最广泛的应用就是数字电视广播系统，与以往的模拟电视业务相比，数字电视在节省频谱资源、提高节目质量方面带来了一场新的革命，而与此对应的DVB（Digital Video Broadcasting）标准的建立更是加速了数字电视广播系统的大规模应用。DVB标准选定MPEG—2标准作为音频及视频的编码压缩方式，随后对MPEG—2码流进行打包形成TS流（transport stream），进行多个传输流复用，最后通过不同媒介进行传输。在DVB标准的传输系统中，无论是卫星传输，电缆传输还是地面传输，为了保障图像质量，使数字节目在传输过程中避免出现因受到各种信道噪声干扰而出现失真的现象，都采用了信道编码的方式来保护传输数据。信道编码是数字通信系统中一个必需的、重要的环节。 信道编码设计方案的优劣决定了DVB系统的成功与否，本文重点研究了DVB系统中的信道编码算法及其FPGA实现方案，主要进行了如下几项工作： 1）介绍了DVB系统信道编码的基本概念及特点，深入研究了DVB标准中信道编码部分的关键技术，并针对每个信道编码模块进行工作原理分析、算法分析。 2）根据DVB信道编码的特点，重点对信道编码中四个模块，包括扰码、RS编码、卷积交织编码和卷积编码的FPGA硬件实现算法进行了比较详细的分析，并阐述了每个模块及QPSK调制的设计方案及实现模块功能的程序流程。 3）在RS（204，188）编码过程中，利用有限域常数乘法器的特点，对编码器进行了优化，在很大程度上提高了编码效率，卷积交织器部分采用RAM移位法，实现起来更为简单且节省了FPGA器件内部资源。 4）设计以Altera公司的QuartusⅡ为开发平台，利用FPGA芯片EP1C6Q240C8完成了信道编码各模块及QPSK调制的硬件实现，通过Verilog HDL描述和时序仿真来验证算法的可行性，并给出系统设计中减少毛刺的方法，使系统更为稳定。最终的系统仿真结果表明该系统工作稳定，达到了DVB系统信道编码设计的要求。
上传时间： 2013-06-26
上传用户：allen-zhao123
