本文以超音频串联谐振式感应加热电源为研究对象，应用锁相环和PID技术，采用数字信号处理器（DSP）和复杂可编程逻辑器件（CPLD）联合控制的数字化技术实现感应加热电源的频率跟踪和0~1800自由移相调功，为感应加热电源系统的数字化、信息化、柔性化、智能化控制提供了优质、可靠的技术基础。论文首先介绍了感应加热的基本原理及感应加热技术的发展动态。然后通过对感应加热电源中的主电路拓扑进行分析，比较串联谱振逆变电路与并联谐振逆变电路的优缺点，选择了更适合超音频感应加热电源的串联语振主电路。在确定了设计方案后，详细分析了电源的主电路结构并进行了系统各组成部分器件的参数计算和选取。通过对锁相环原理进行了分析，提出一种基于DSP的数字锁相环（DPLL）的实现方法。论文在分析和对比了感应加热电源的各种调功方式后，选择了移相调功对感应加热电源进行恒流调节。通过两种硬件方案的对比，确定了一种最佳方案，实现了基准臂与移相臂之间移相角的数字控制信号的产生。论文搭建了以TMS320LF2407A为控制核心的硬件控制平台。包括了采样电路、保护电路、驱动电路、显示电路等外围电路。在此基础上编制了系统的程序，完成了样机，并对其进行了整机联调，给出了电源的实测波形。实验结果证明基于DSP的DPLL完全可以胜任超音频的频率跟踪，系统硬件电路可靠，程序运行良好。
上传时间： 2022-06-19
上传用户：20125101110
由于多绕组移相整流变压器的二次线圈互相存在一个相位差，实现了输入多重化，由此可以消除变频器各单元产生的谐波对电网的污染，是高压变频器成为“绿色”电力电子产品的重要组成部分。本文以高压变频器中多绕组移相整流变压器为主要研究对象，进入了深入的研究，主要包括以下几方面：1、对移相整流变压器的研究现状和发展趋势作了较为全面的综述，介绍了移相整流变压器在高压变频器中的作用。2、分析了多绕组移相整流变压器的移相原理。研究了多绕组移相整流变压器励磁涌流产生的原因、后果及如何解决。3、分析了ZTSG-530/6移相整流变压器的主要参数计算、结构设计。用Visual C++编程语言开发了多绕组移相整流变压器的电磁设计软件。4、对多绕组移相整流变压器的电磁场进行了详细的分析，运用电磁场有限元分析软件Maxwll3D对ZTSG-530/6移相整流变压器样机的瞬态磁场进行分析。5、根据设计，研制出样机并试验，得出试验数据，并对比分析了电磁设计软件的计算结果、试验结果和有限元分析结果，验证了所设计样机数据的合理性。
标签： 整流变压器
上传时间： 2022-06-25
上传用户：
全桥的好书啊，据说是现在移相全桥类书籍的鼻祖啊
标签： 移相全桥
上传时间： 2013-07-03
上传用户：zhch602
matlab仿真中移相变压器的正确连接方式，五相，每相移位12度
上传时间： 2013-07-31
上传用户：万有引力
·摘 要:采用TI公司新一代移相PWM控制芯片UCC3895，针对大功率全桥ZV—ZCS—PWM开关电源开发设计了电源控制器。应用Matlab的可视化仿真工具Simulink建立了移相式令桥电源控制器仿真模型。仿真结果表明，改变移相角从而改变输出电压值，达到了移相控制的目的。[著者文摘]
上传时间： 2013-07-29
上传用户：CHINA526
(论文）数字控制SPWM逆变器研究
上传时间： 2014-12-04
上传用户：oooool
详细分析了移相全桥电路初次级噪声源和噪声传播路径的特点。针对初级共模噪声的特点, 分析了为改善初级共模噪音而提供的旁路回路和良好屏蔽措施等的有效性; 研究了变压器次级绕组对屏蔽层形成不对称分布电容的原因及其对次级噪声的影响。从高频变压器结构出发, 给出了几种改进变压器结构的方案; 改善了次级绕组对屏蔽层分布电容不平衡的情况, 实验验证了分析结果。
上传时间： 2014-03-30
上传用户：semi1981
简介：本产品是将三相晶闸管主电路和移相触发调控电路封装在一起的多功能功率集成模块。它是一个完整电力移相开环控制系统，可实现对三相电力进行整流调压。产品可广泛用于直流电机调速、工业自动化、电加热控制、机电一体化、各类电源、化工、纺织通讯等领域；可实现手动、自动控制接口，主电路交流输入无相序要求，线性控制电路，精度高，稳定性好。
上传时间： 2013-11-12
上传用户：MATAIYES
数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。
上传时间： 2013-11-15
上传用户：yjj631
数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。
上传时间： 2013-10-22
上传用户：emhx1990
