摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
先后讨论并分析了在加性高斯白噪声(AwGN)信道、带限信道(有符号间干扰和加性噪声)以及多径衰落信道等三种基本的典型信道条件下的数字信号可靠高效传输及其最佳接收问题。本书讨论问题系统全面、内容逐步深入、概念清晰，理论分析严谨、逻辑性强，习题和参考资料丰富，是一本比较全面、系统、深入论述数字通信理论的经典著作。
上传时间： 2013-11-20
上传用户：liaocs77
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
介绍了LVDS 接口的原理和优点，接口机的硬件组成以及在设计LVDS 接口时需注意的事项。关键词 LVDS；数据传输；时序 当声呐在海洋中执行任务时，前置预处理机设备接收到的数据不仅需要送往数字信号处理机进行实时分析，还经常需要使用数据记录仪将海上各种复杂的信号数据记录下来以供事后分析研究；在数据分析时需要将数据记录仪中记录的数据在声呐设备上回放出来。由于声呐设备记录的数据量大，在实时记录和回放过程中需要很高的数据吞吐率，这就要求在前置预处理机、数字信号处理机和数据记录仪三者之间建立一个高速、可靠、有效的传输接口。本文的任务即是要设计这样一个数据传输接口，可以将前置预处理机的多通道模拟信号转换为数字信号，同时传输给数字信号处理机和数据记录仪，也可将数据记录仪回放的数据转送数字信号处理机。
上传时间： 2013-10-14
上传用户：Zxcvbnm
这是用systemview系统仿真软件平台搭建的数字调制解调系统，可以方便的验证检测2FSK,2ASK,2PSK数字调制系统的传输误码率。
标签： systemview 系统仿真 数字调制 软件平台
上传时间： 2015-08-24
上传用户：小眼睛LSL
本代码为编码开关代码，编码开关也就是数字音响中的 360度旋转的数字音量以及显示器上用的（单键飞梭开 关）等类似鼠标滚轮的手动计数输入设备。 我使用的编码开关为5个引脚的，其中2个引脚为按下 转轮开关（也就相当于鼠标中键）。另外3个引脚用来 检测旋转方向以及旋转步数的检测端。引脚分别为a,b,c b接地a，c分别接到P2.0和P2.1口并分别接两个10K上拉 电阻，并且a，c需要分别对地接一个104的电容，否则 因为编码开关的触点抖动会引起轻微误动作。本程序不 使用定时器，不占用中断，不使用延时代码，并对每个 细分步数进行判断，避免一切误动作，性能超级稳定。 我使用的编码器是APLS的EC11B可以参照附件的时序图 编码器控制流水灯最能说明问题，下面是以一段流水 灯来演示。
上传时间： 2017-07-03
上传用户：gaojiao1999
【问题描述】 在一个N*N的点阵中，如N=4,你现在站在（1，1），出口在（4，4）。你可以通过上、下、左、右四种移动方法，在迷宫内行走，但是同一个位置不可以访问两次，亦不可以越界。表格最上面的一行加黑数字A[1..4]分别表示迷宫第I列中需要访问并仅可以访问的格子数。右边一行加下划线数字B[1..4]则表示迷宫第I行需要访问并仅可以访问的格子数。如图中带括号红色数字就是一条符合条件的路线。 给定N，A[1..N] B[1..N]。输出一条符合条件的路线，若无解，输出NO ANSWER。（使用U，D，L，R分别表示上、下、左、右。） 2 2 1 2 （4，4） 1 （2，3） （3，3） （4，3） 3 （1，2） （2，2） 2 （1，1） 1 【输入格式】 第一行是数m (n < 6 )。第二行有n个数，表示a[1]..a[n]。第三行有n个数，表示b[1]..b[n]。 【输出格式】 仅有一行。若有解则输出一条可行路线，否则输出“NO ANSWER”。
标签： 点阵
上传时间： 2014-06-21
上传用户：llandlu
随着数字化技术的飞速发展，数字视频信号的传输技术更是受到人们的关注。相比较其它类型的信息传输如文本和数据，视频通信需要占用更多的带宽资源，因此为了实现在带宽受限的条件下的传输，视频源必须经过大量压缩。尽管现在的网络状况不断地改善，但相对与快速增长的视频业务而言，网络带宽资源仍然是远远不够的。2003年3月，新一代视频压缩标准H．264/AVC的推出，使视频压缩研究进入了一个新的层次。H．264标准中包含了很多先进的视频压缩编码方法，与以前的视频编码标准相比具有明显的进步。在相同视觉感知质量的情况下，H．264的编码效率比H．263提高了一倍左右，并且有更好的网络友好性。然而，高编码压缩率是以很高的计算复杂度为代价的，H．264标准的计算复杂度约为H．263的3倍，所以在实际应用中必须对其算法进行优化以减低其计算复杂度。 @@ 本文首先介绍了H．264标准的研究背景，分析了国内外H．264硬件系统的研究现状，并介绍了本文的主要工作。 @@ 接着对H．264编码标准的理论知识、关键技术分别进行了介绍。 @@ 对H．264块匹配运动估计算法进行研究，对经典的块匹配运动估计算法通过对比分析，三步、二维等算法在搜索效率上优于全搜索算法，而全搜索算法在数据流的规则性和均匀性有着自己的优越性。 @@ 针对块匹配运动估计全搜索算法的VLSI结构的特点，提出改进的块匹配运动估计全搜索算法。本文基于对数据流的分析，对硬件寻址进行了研究。通过一次完整的全搜索数据流分析，改进的块匹配运动估计算法在时钟周期、PE资源消耗方面得到优化。 @@ 最后基于FPGA平台对整像素运动估计模块进行了研究。首先对运动估计模块结构进行了功能子模块划分；然后对每个子模块进行设计和仿真和对整个运动估计模块进行联合仿真验证。 @@关键词：H．264；FPGA；QuartusⅡ；帧间预测；运动估计；块匹配
上传时间： 2013-04-24
上传用户：zttztt2005
串行数字接口SDI是目前使用最广泛的数字视频接口。它是遵循SMPTE-259M和EBtJ-Tech-3267标准制定的，己经被世界上众多数字视频设备生产厂家普遍采纳并作为标准视频接口，主要用在非线性编辑系统、视频服务器、虚拟演播室以及数字切换矩阵和数字光端机等场合。 以往的SDI接口在实现方法上有成本高、灵活性低等缺点，针对这些不足，本文在研究串行数字接口工作原理的基础上，提出了一种基于FPGA的标清串行数字接口(SD-SDI)的设计方案，并使用SOPC Builder构成一个Nios II处理器系统，将SDI接口以IP核形式嵌入到FPGA内部，从而提高系统的集成度，使之具有视频数据处理速度快、实时性强、性价比高的特点。具体研究内容包括： 1.在分析SDI接口的硬件结构和工作原理的基础上，提出了串行数字接口的嵌入式系统设计方法，完成了SDI接口卡的FPGA芯片内部配置以及驱动电路、均衡电路、电源电路等硬件电路设计。 2.采用软逻辑方法实现SDI接口的传输功能，进行了具体的模块化设计与仿真。 3.引入Nios II嵌入式软核处理器对数据进行处理，设计了视频图像数据的采集程序。 该传输系统以Altera公司的Cyclone II EP2C35F672C8为核心芯片，通过发送和接收电路的共同作用，能够完成标清数字视频信号的传输，初步确立了以SDI接口为数据源的视频信号传输系统的整体模式和框架。
上传时间： 2013-07-31
上传用户：zttztt2005
该项目完成的是DVB-T发射机系统中OFDM调制部分的FPGA设计.DVB-T是ETSI(欧洲电信标准委员会)提出的数字地面电视广播系统标准,在业界影响很广.整个DVB-T发射机系统包括RS编码,内交织,卷积编码,外交织,星座映射,IFFT变换等主要部分.该项目组负责以FPGA为主体的硬件平台的搭建及编码,调制部分的FPGA软件设计,作者完成了2k模式下IFFT变换的软件设计.该文首先介绍了OFDM及DVB-T相关原理,然后比较分析了各种FFT算法及实现结构的复杂度,最后采取了一种Radix2
上传时间： 2013-05-17
上传用户：gundamwzc
