虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

数字<b>中频</b>系统

  • 基于FPGA的数字视频光纤传输系统的设计.rar

    随着计算机技术和通信技术的迅速发展,数字视频在信息社会中发挥着越来越重要的作用,视频传输系统已经被广泛应用于交通管理、工业监控、广播电视、银行、商场等多个领域。同时,FPGA单片规模的不断扩大,在FPGA芯片内部实现复杂的数字信号处理系统也成为现实,因此采用FPGA实现视频压缩和传输已成为一种最佳选择。 本文将视频压缩技术和光纤传输技术相结合,设计了一种基于无损压缩算法的多路数字视频光纤传输系统,系统利用时分复用和无损压缩技术,采用串行数字视频传输的方式,可在一根光纤中同时传输8路以上视频信号。系统在总体设计时,确定了基于FPGA的设计方案,采用ADI公司的AD9280和AD9708芯片实现A/D转换和D/A转换,在FPGA里实现系统的时分复用/解复用、视频数据压缩/解压缩和线路码编解码,利用光收发一体模块实现电光转换和光电转换。视频压缩采用LZW无损压缩算法,用Verilog语言设计了压缩模块和解压缩模块,利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据,光纤线路码采用CIMT码,设计了编解码模块,解码过程中,利用数字锁相环来实现发射与接收的帧同步,在ISE8.2和Modelsim仿真环境下对FPGA模块进行了功能仿真和时序仿真,并在Spartan-3E开发板和视频扩展板上完成了系统的硬件调试与验证工作,实验证明,系统工作稳定,图像清晰,实时传输效果好,可用于交通、安防、工业监控等多个领域。 本文将视频压缩和线路码编解码在FPGA里实现,利用FPGA的并行处理优势,大大提高了系统的处理速度,使系统具有集成度高、灵活性强、调试方便、抗干扰能力强、易于升级等特点。

    标签: FPGA 数字视频 光纤传输系统

    上传时间: 2013-06-27

    上传用户:几何公差

  • 基于FPGA的数字视频光纤传输系统

    随着计算机技术和通信技术的迅速发展,数字视频在信息社会中发挥着越来越重要的作用,视频传输系统已经被广泛应用于交通管理、工业监控、广播电视、银行、商场等多个领域。同时,FPGA单片规模的不断扩大,在FPGA芯片内部实现复杂的数字信号处理系统也成为现实,因此采用FPGA实现视频压缩和传输已成为一种最佳选择。 本文将视频压缩技术和光纤传输技术相结合,设计了一种基于无损压缩算法的多路数字视频光纤传输系统,系统利用时分复用和无损压缩技术,采用串行数字视频传输的方式,可在一根光纤中同时传输8路以上视频信号。系统在总体设计时,确定了基于FPGA的设计方案,采用ADI公司的AD9280和AD9708芯片实现A/D转换和D/A转换,在FPGA里实现系统的时分复用/解复用、视频数据压缩/解压缩和线路码编解码,利用光收发一体模块实现电光转换和光电转换。视频压缩采用LZW无损压缩算法,用Verilog语言设计了压缩模块和解压缩模块,利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据,光纤线路码采用CIMT码,设计了编解码模块,解码过程中,利用数字锁相环来实现发射与接收的帧同步,在ISE8.2和Modelsim仿真环境下对FPGA模块进行了功能仿真和时序仿真,并在Spartan-3E开发板和视频扩展板上完成了系统的硬件调试与验证工作,实验证明,系统工作稳定,图像清晰,实时传输效果好,可用于交通、安防、工业监控等多个领域。 本文将视频压缩和线路码编解码在FPGA里实现,利用FPGA的并行处理优势,大大提高了系统的处理速度,使系统具有集成度高、灵活性强、调试方便、抗干扰能力强、易于升级等特点。

    标签: FPGA 数字视频 光纤传输系统

    上传时间: 2013-04-24

    上传用户:gzming

  • 基于DSPFPGA的数字电视条件接收系统

    这篇论文以数字电视条件接收系统为研究对象,系统硬件设计以DSP和FPGA为实现平台,采用以DSP实现其加密算法、以FPGA实现其外围电路,对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势,提出采用 DSP+FPGA结构的设计方式,将ECC与AES加密算法应用于SK与CW的加密;根据其原理对系统进行总体设计,同时对系统各部分的硬件原理图进行详细设计,并进行 PCB设计。其次采用从上而下的设计方式,对FPGA实现的逻辑功能划分为各个功能模块,然后再对各个模块进行设计、仿真。采用Quartus Ⅱ7.2软件对FPGA实现的逻辑功能进行设计、仿真。仿真结果表明:基于通用加扰算法(CSA)的加扰器模块,满足TS流加扰要求;块加密模块的最高时钟频率达到229.89MHz,流加密模块的最高时钟频率达到331.27MHz,对于实际的码流来说,具有比较大的时序裕量;DSP接口模块满足 ADSP BF-535的读写时序;包处理模块实现对加密后数据的包处理。最后对条件接收系统中加密算法程序采用结构化、模块化的编程方式进行设计。 ECC设计时采用C语言与汇编语言混合编程,充分利用两种编程语言的优势。将ECC 与AES加密算法在VisualDSP++3.0开发环境下进行验证,并下载至ADSP BF-535评估板上运行。输出结果表明:有限域运算汇编语言编程的实现方式,其运行速度明显提高, 192位加法提高380个时钟周期,32位乘法提高92个时钟周期;ECC与AES达到加密要求。上述工作对数字电视条件接收系统的设计具有实际的应用价值。关键词:条件接收,DSP,FPGA,ECC,AEs

    标签: DSPFPGA 数字电视 条件接收系统

    上传时间: 2013-07-03

    上传用户:www240697738

  • CDMA数字基带收发系统发送部分的FPGA设计与仿真

    CDMA数字基带收发系统发送部分的FPGA设计与仿真

    标签: CDMA FPGA 数字基带 收发系统

    上传时间: 2013-08-24

    上传用户:sardinescn

  • 基于DSP56F803的数字低中频软件电台的设计

    采用面向控制的Motorola DSP控制器DSP56F803,构建了一种廉价而实用的数字低中频软件电台,实现了该电台在AM、FM、SSB和FSK 4种调制方式下的互通.详细阐述了DSP56F803在构建软件电台中的设计思路和应用技巧,并给出了具体的软硬件方案.

    标签: F803 DSP 56F 803

    上传时间: 2013-10-24

    上传用户:libinxny

  • ~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OB

    ~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}

    标签: IzWwR IRTWw JGR 8vQ

    上传时间: 2015-02-22

    上传用户:ommshaggar

  • sql server2000没有提供用于数字签名的MD5系统函数

    sql server2000没有提供用于数字签名的MD5系统函数,这是一个实现MD5功能的自定义函数源码

    标签: server 2000 sql MD5

    上传时间: 2015-06-19

    上传用户:txfyddz

  • 数字电视MMDS-QPSK系统方案 21世纪是信息的世纪

    数字电视MMDS-QPSK系统方案 21世纪是信息的世纪,数字化和网络化已成为不可阻挡的趋势

    标签: MMDS-QPSK 数字电视 系统方案

    上传时间: 2015-07-11

    上传用户:cuibaigao

  • 《Digital and Analog Communications Systems》(《数字和模拟通信系统》)的配套MATLAB源代码

    《Digital and Analog Communications Systems》(《数字和模拟通信系统》)的配套MATLAB源代码,该书对数字和模拟通信系统都有讲述,偏重于数字通信系统。

    标签: Communications Digital Systems Analog

    上传时间: 2014-11-17

    上传用户:6546544

  • 《手写签字及数字签名双重认证系统的实现》:针对电子公文处理中痕迹跟踪保留及安全保密需求

    《手写签字及数字签名双重认证系统的实现》:针对电子公文处理中痕迹跟踪保留及安全保密需求,给出一种手写签字及数字签名双重认证系统的设计实现,该系统能与公文处理流程无缝结合,提高公文处理的安全性.

    标签: 数字签名 认证系统 电子

    上传时间: 2014-01-03

    上传用户:yxgi5