本文主要研究了认知无线电频谱感知功能的关键技术以及硬件实现方法。首先，提出了认知无线电频谱感知功能的硬件实现框图，包括射频前端部分和数字信号处理部分，接着简单介绍了射频前端电路的功能与特性，最后重点介绍了数字信号处理部分的FPGA实现与验证过程。 数字处理部分主要实现宽带信号的短时傅立叶分析，将中频宽带数字信号通过基于多相滤波器组的下变频模块，实现并行多通道的数字下变频，然后对每个信道进行重叠加窗处理，最后再做快速傅立叶分析(FFT)，从而得到信号的时频关系。整个系统主要包括：延时抽取模块、多相滤波器模块、32点开关式流水线FFT模块、滑动窗缓冲区、256点流水线FFT模块等。 本设计采用Verilog HDL硬件描述语言进行设计，基于Xilinx公司的Virtex-4XC4VSX35芯片。整个系统采用全同步设计，可稳定工作于200MHz，其分析带宽高达65MHz，具有很高的使用价值。
上传时间： 2013-06-13
上传用户：bcjtao
感应电机具有可靠性好、结构简单、耐腐蚀、效率好、结构紧凑、价格低廉和体积小等优点，成为工业伺服控制的主要传动装置然而，感应电机又是一个多变量、强耦合的非线性系统，磁链和转矩的非线性耦合及参数时变，使得感应电机的控制十分复杂，特别是在实际电机控制系统中，还需要考虑硬件和周围环境等多种因素的干扰，致使实现高性能的感应电机控制系统更加困难 本文研究感应电机的高性能控制策略，综述了感应电机高性能控制策略的发展历程和感应电机模糊控制的发展现状，分析了实际电机控制系统控制器选型中各个嵌入式微处理器的基本性能和优缺点在给出三相坐标系和二相坐标系中的感应电机数学模型之后，从理论上阐述了模糊控制和矢量控制的基本原理，针对传统的PI控制器参数整定繁琐，系统鲁棒性差的缺点，论文将模糊控制技术应用于感应电机的变频调速，采用CRI推理法，设计了一种参数自整定模糊PI矢量控制器，利用Matlab对基于模糊PI控制的感应电机控制系统进行了仿真，并对采用两种控制器实现的感应电机调速控制系统进行了比较、分析仿真结果表明模糊控制的控制性能优于常规的PI调节器 论文对基于ARM的感应电机数字控制技术进行了系统研究，阐述了采用LPC2214ARM微处理器构成数字感应电机变频调速系统的方法，给出了一种高性能感应电机的数字实现方案，详细介绍了系统硬件结构的组成及软件模块的功能，并给出了主要算法的参考代码，为实际电机控制器的选型和开发提供了一个新的思路
上传时间： 2013-08-03
上传用户：sy_jiadeyi
短波通信由于其固有的优点，在无线通信特别是军事通信中有着很重要的应用，国内外对短波电台以及高速调制解调器的研究也是相当多，然而有些硬件结构相似的电台信号特征差异却很大，这极大地限制了不同电台间的互通互连。而软件无线电用软件代替部分硬件，可以通过不同软件模块来实现不同的功能，因此利用软件无线电，可以在相同的硬件平台上，实现多种短波数字化业务，而本文重点研究的就是基于软件无线电的短波串行体制。 首先对短波串行体制标准进行了详细地研究，并对发射端实现方法进行了具体的说明。其次阐述了中频数字接收机相关基本理论，在研究信号采样理论、多速率数字信号处理理论、滤波器设计理论、FPGA硬件数字算法等基础上，并结合实际应用要求，提出了适合于FPGA实现的数字化中频处理系统方案，对系统进行了仿真，验证了系统方案的可行性，然后通过Verilog编程完成了数字下变频的FPGA实现，效果较好。最后对接收端的基带处理方法进行了一些探索。
上传时间： 2013-07-19
上传用户：czh415
·摘要： 以电机控制专用芯片TMS320F240DSP为控制核心,空间矢量脉宽调制(SVPWM)技术为理论依据,设计了一款高性价比的全数字小功率变频器;采用现代电力电子变换技术(AC-DC-AC)和高级数字信号处理器等技术,给出了一种小功率通用变频器的设计方案和详细硬件软件设计过程,利用软件实现了七段式SVPWM的生成,通过实验说明,所提出并设计的这种新型变频器结构简单,经济实用,具有良
上传时间： 2013-04-24
上传用户：axxsa
随着现场可编程门阵列(FPGA)在工业中的广泛应用，使得基于FPGA数字信号处理的实现在雷达信号处理中有着重要地位。模型化设计是一种自顶向下的面向FPGA的快速原型验证法，它不仅降低了FPGA设计门槛，而且缩短了开发周期，提高了设计效率。这使得FPGA模型化设计成为了FPGA系统设计的发展趋势。本文针对常见雷达信号处理模块的FPGA模型化实现，在以下几个方面展开研究：首先对基于FPGA的模型化设计方法进行了研究，给出了模型化设计方法的发展现状和趋势，并对本文中使用的模型化设计方法的软件工具System Generator和AccelDSP进行了介绍。其次使用这两种软件工具对FIR滤波器进行了模型化设计并同RTL(寄存器传输级)设计方法进行对比，全面分析了模型化设计方法和RTL设计方法的优缺点。然后在简明阐述雷达信号处理原理的基础上，使用System Generator对数字下变频(DDC)、脉冲压缩、动目标显示(MTI)及恒虚警(CFAR)处理等雷达信号处理模块进行了自顶向下的模型化设计。在Simulink中进行了功能仿真验证，生成了HDL代码，并在Xilinx FPGA中进行了RTL的时序仿真分析。关键词：雷达信号处理 FPGA 模型化设计 System Generator AccelDSP
上传时间： 2013-07-25
上传用户：zhangsan123
随着无线通信技术的不断发展，人们对移动通信及宽带无线接入业务需求的不断增长，无线频谱资源显得日益匮乏。因此，如何提高频谱利用率，一直以来就是无线通信领域研究的主要任务。认知无线电的提出成为当下解决频谱资源稀缺的一个有效方法。而认知无线电的特性要求认知无线系统必须具备一个可重构的自适应调制解调器。因此，对于认知无线电平台中自适应可重构调制解调器的深入研究具有重大的意义。 软件无线电是实现认知无线电的理想平台。本文首先阐述了软件无线电的基本工作原理及关键技术，对多速率信号处理中的内插和抽取、带通采样、数字下变频、滤波等技术进行了分析与探讨，为设计自适应可重构调制解调器的设计提供了理论基础。然后介绍了认知无线电系统的构成和基本工作方式，接着重点研究了其中通信模块的FPGA实现。在通信模块的实现中，研究了基于认知无线电的BPSK、π/4 DQPSK、8PSK及16QAM调制解调技术，简要论述了他们的基本概念和原理，并给出了设计方案。接着按信号流程逐一介绍了各个功能模块在DSP+FPGA硬件平台上的实现，并对得到的数据进行了分析，给出了性能测试结果。在此基础上，结合认知无线电系统的要求，提出了可变调制方式，可变传输带宽的自适应可重构调制解调器的设计方案，并对其中一些关键模块的硬件实现给出了分析，同时给出了收端波特率识别的策略。最后，论文提出了一些新的自适应技术，如波特率估计、信噪比估计等，并给出了应用这些技术的自适应调制解调器的改进方案。
上传时间： 2013-06-17
上传用户：alan-ee
文中基于多速率数字信号处理原理，设计了用于数字下变频技术的CIC抽取滤波器。通过分析CIC滤波器的原理及性能参数，利用MATLAB设计了符合系统要求的CIC滤波器，并通过FPGA实现了CIC滤波器的设计。
上传时间： 2013-11-19
上传用户：潜水的三贡
MSP430系列flash型超低功耗16位单片机MSP430系列单片机在超低功耗和功能集成等方面有明显的特点。该系列单片机自问世以来，颇受用户关注。在2000年该系列单片机又出现了几个FLASH型的成员，它们除了仍然具备适合应用在自动信号采集系统、电池供电便携式装置、超长时间连续工作的设备等领域的特点外，更具有开发方便、可以现场编程等优点。这些技术特点正是应用工程师特别感兴趣的。《MSP430系列FLASH型超低功耗16位单片机》对该系列单片机的FLASH型成员的原理、结构、内部各功能模块及开发方法与工具作详细介绍。MSP430系列FLASH型超低功耗16位单片机 目录 第1章 引 论1.1 MSP430系列单片机1.2 MSP430F11x系列1.3 MSP430F11x1系列1.4 MSP430F13x系列1.5 MSP430F14x系列第2章 结构概述2.1 引 言2.2 CPU2.3 程序存储器2.4 数据存储器2.5 运行控制2.6 外围模块2.7 振荡器与时钟发生器第3章 系统复位、中断及工作模式3.1 系统复位和初始化3.1.1 引 言3.1.2 系统复位后的设备初始化3.2 中断系统结构3.3 MSP430 中断优先级3.3.1 中断操作--复位/NMI3.3.2 中断操作--振荡器失效控制3.4 中断处理 3.4.1 SFR中的中断控制位3.4.2 中断向量地址3.4.3 外部中断3.5 工作模式3.5.1 低功耗模式0、1（LPM0和LPM1）3.5.2 低功耗模式2、3（LPM2和LPM3）3.5.3 低功耗模式4（LPM4）22 3.6 低功耗应用的要点23第4章 存储空间4.1 引 言4.2 存储器中的数据4.3 片内ROM组织4.3.1 ROM 表的处理4.3.2 计算分支跳转和子程序调用4.4 RAM 和外围模块组织4.4.1 RAM4.4.2 外围模块--地址定位4.4.3 外围模块--SFR4.5 FLASH存储器4.5.1 FLASH存储器的组织4.5.2 FALSH存储器的数据结构4.5.3 FLASH存储器的控制寄存器4.5.4 FLASH存储器的安全键值与中断4.5.5 经JTAG接口访问FLASH存储器39第5章 16位CPU5.1 CPU寄存器5.1.1 程序计数器PC5.1.2 系统堆栈指针SP5.1.3 状态寄存器SR5.1.4 常数发生寄存器CG1和CG25.2 寻址模式5.2.1 寄存器模式5.2.2 变址模式5.2.3 符号模式5.2.4 绝对模式5.2.5 间接模式5.2.6 间接增量模式5.2.7 立即模式5.2.8 指令的时钟周期与长度5.3 指令组概述5.3.1 双操作数指令5.3.2 单操作数指令5.3.3 条件跳转5.3.4 模拟指令的简短格式5.3.5 其他指令第6章 硬件乘法器6.1 硬件乘法器6.2 硬件乘法器操作6.2.1 无符号数相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.2 有符号数相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.3 无符号数乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.2.4 有符号数乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.3 硬件乘法器寄存器6.4 硬件乘法器的软件限制6.4.1 寻址模式6.4.2 中断程序6.4.3 MACS第7章 基础时钟模块7.1 基础时钟模块7.2 LFXT1与XT27.2.1 LFXT1振荡器7.2.2 XT2振荡器7.2.3 振荡器失效检测7.2.4 XT振荡器失效时的DCO7.3 DCO振荡器7.3.1 DCO振荡器的特性7.3.2 DCO调整器7.4 时钟与运行模式7.4.1 由PUC启动7.4.2 基础时钟调整7.4.3 用于低功耗的基础时钟特性7.4.4 选择晶振产生MCLK7.4.5 时钟信号的同步7.5 基础时钟模块控制寄存器7.5.1 DCO时钟频率控制7.5.2 振荡器与时钟控制寄存器7.5.3 SFR控制位第8章 输入输出端口8.1 引 言8.2 端口P1、P28.2.1 P1、P2的控制寄存器8.2.2 P1、P2的原理8.2.3 P1、P2的中断控制功能8.3 端口P3、P4、P5和P68.3.1 端口P3、P4、P5和P6的控制寄存器8.3.2 端口P3、P4、P5和P6的端口逻辑第9章 看门狗定时器WDT9.1 看门狗定时器9.2 WDT寄存器9.3 WDT中断控制功能9.4 WDT操作第10章 16位定时器Timer_A10.1 引 言10.2 Timer_A的操作10.2.1 定时器模式控制10.2.2 时钟源选择和分频10.2.3 定时器启动10.3 定时器模式10.3.1 停止模式10.3.2 增计数模式10.3.3 连续模式10.3.4 增/减计数模式10.4 捕获/比较模块10.4.1 捕获模式10.4.2 比较模式10.5 输出单元10.5.1 输出模式10.5.2 输出控制模块10.5.3 输出举例10.6 Timer_A的寄存器10.6.1 Timer_A控制寄存器TACTL10.6.2 Timer_A寄存器TAR10.6.3 捕获/比较控制寄存器CCTLx10.6.4 Timer_A中断向量寄存器10.7 Timer_A的UART应用 第11章 16位定时器Timer_B11.1 引 言11.2 Timer_B的操作11.2.1 定时器长度11.2.2 定时器模式控制11.2.3 时钟源选择和分频11.2.4 定时器启动11.3 定时器模式11.3.1 停止模式11.3.2 增计数模式11.3.3 连续模式11.3.4 增/减计数模式11.4 捕获/比较模块11.4.1 捕获模式11.4.2 比较模式11.5 输出单元11.5.1 输出模式11.5.2 输出控制模块11.5.3 输出举例11.6 Timer_B的寄存器11.6.1 Timer_B控制寄存器TBCTL11.6.2 Timer_B寄存器TBR11.6.3 捕获/比较控制寄存器CCTLx11.6.4 Timer_B中断向量寄存器第12章 USART通信模块的UART功能12.1 异步模式12.1.1 异步帧格式12.1.2 异步通信的波特率发生器12.1.3 异步通信格式12.1.4 线路空闲多机模式12.1.5 地址位多机通信格式12.2 中断和中断允许12.2.1 USART接收允许12.2.2 USART发送允许12.2.3 USART接收中断操作12.2.4 USART发送中断操作12.3 控制和状态寄存器12.3.1 USART控制寄存器UCTL12.3.2 发送控制寄存器UTCTL12.3.3 接收控制寄存器URCTL12.3.4 波特率选择和调整控制寄存器12.3.5 USART接收数据缓存URXBUF12.3.6 USART发送数据缓存UTXBUF12.4 UART模式，低功耗模式应用特性12.4.1 由UART帧启动接收操作12.4.2 时钟频率的充分利用与UART的波特率12.4.3 多处理机模式对节约MSP430资源的支持12.5 波特率计算 第13章 USART通信模块的SPI功能13.1 USART同步操作13.1.1 SPI模式中的主模式13.1.2 SPI模式中的从模式13.2 中断与控制功能 13.2.1 USART接收/发送允许位及接收操作13.2.2 USART接收/发送允许位及发送操作13.2.3 USART接收中断操作13.2.4 USART发送中断操作13.3 控制与状态寄存器13.3.1 USART控制寄存器13.3.2 发送控制寄存器UTCTL13.3.3 接收控制寄存器URCTL13.3.4 波特率选择和调制控制寄存器13.3.5 USART接收数据缓存URXBUF13.3.6 USART发送数据缓存UTXBUF第14章 比较器Comparator_A14.1 概 述14.2 比较器A原理14.2.1 输入模拟开关14.2.2 输入多路切换14.2.3 比较器14.2.4 输出滤波器14.2.5 参考电平发生器14.2.6 比较器A中断电路14.3 比较器A控制寄存器14.3.1 控制寄存器CACTL114.3.2 控制寄存器CACTL214.3.3 端口禁止寄存器CAPD14.4 比较器A应用14.4.1 模拟信号在数字端口的输入14.4.2 比较器A测量电阻元件14.4.3 两个独立电阻元件的测量系统14.4.4 比较器A检测电流或电压14.4.5 比较器A测量电流或电压14.4.6 测量比较器A的偏压14.4.7 比较器A的偏压补偿14.4.8 增加比较器A的回差第15章 模数转换器ADC1215.1 概 述15.2 ADC12的工作原理及操作15.2.1 ADC内核15.2.2 参考电平15.3 模拟输入与多路切换15.3.1 模拟多路切换15.3.2 输入信号15.3.3 热敏二极管的使用15.4 转换存储15.5 转换模式15.5.1 单通道单次转换模式15.5.2 序列通道单次转换模式15.5.3 单通道重复转换模式15.5.4 序列通道重复转换模式15.5.5 转换模式之间的切换15.5.6 低功耗15.6 转换时钟与转换速度15.7 采 样15.7.1 采样操作15.7.2 采样信号输入选择15.7.3 采样模式15.7.4 MSC位的使用15.7.5 采样时序15.8 ADC12控制寄存器15.8.1 控制寄存器ADC12CTL0和ADC12CTL115.8.2 转换存储寄存器ADC12MEMx15.8.3 控制寄存器ADC12MCTLx15.8.4 中断标志寄存器ADC12IFG.x和中断允许寄存器ADC12IEN.x15.8.5 中断向量寄存器ADC12IV15.9 ADC12接地与降噪第16章 FLASH型芯片的开发16.1 开发系统概述16.1.1 开发技术16.1.2 MSP430系列的开发16.1.3 MSP430F系列的开发16.2 FLASH型的FET开发方法16.2.1 MSP430芯片的JTAG接口16.2.2 FLASH型仿真工具16.3 FLASH型的BOOT ROM16.3.1 标准复位过程和进入BSL过程16.3.2 BSL的UART协议16.3.3 数据格式16.3.4 退出BSL16.3.5 保护口令16.3.6 BSL的内部设置和资源附录A 寻址空间附录B 指令说明B.1 指令汇总B.2 指令格式B.3 不增加ROM开销的模拟指令B.4 指令说明（字母顺序）B.5 用几条指令模拟的宏指令附录C MSP430系列单片机参数表附录D MSP430系列单片机封装形式附录E MSP430系列器件命名
上传时间： 2014-04-28
上传用户：sssnaxie
频谱分析仪的主要工作原理 接收到的中频模拟信号经过A/D转换为14位的数字信 号，首先对数字信号进行数字下变频（DDC），得到I路、Q路信号，然后根据控制信号对I路、Q路信号进行抽取滤波，使用CIC抽取滤波器完成，然后在分 别对I路、Q路信号分别进行低通滤波，滤波器采用FIR滤波器和半带滤波器相结合的方式，然后对信号进行加窗、FFT（对频谱进行分析时进行FFT运算， 对功率谱进行分析时不进行FFT运算）、I路和Q路平方求和、求平均。最后将输出的数据送入到DSP中进行显示与控制的后续处理。
上传时间： 2013-10-19
上传用户：几何公差
频谱分析仪的主要工作原理 接收到的中频模拟信号经过A/D转换为14位的数字信 号，首先对数字信号进行数字下变频（DDC），得到I路、Q路信号，然后根据控制信号对I路、Q路信号进行抽取滤波，使用CIC抽取滤波器完成，然后在分 别对I路、Q路信号分别进行低通滤波，滤波器采用FIR滤波器和半带滤波器相结合的方式，然后对信号进行加窗、FFT（对频谱进行分析时进行FFT运算， 对功率谱进行分析时不进行FFT运算）、I路和Q路平方求和、求平均。最后将输出的数据送入到DSP中进行显示与控制的后续处理。
上传时间： 2013-11-14
上传用户：leixinzhuo
