鱼眼镜头具有短焦距(f =6~16mm)、大视场的优点（视场角约为至），在虚拟实景、视频监控、智能交通、机器人导航等领域得到广泛的应用。但鱼眼镜头摄像机拍摄的图像具有非常严重的变形。如果要利用这些具有严重变形图像的投影信息，需要将这些变形的图像校正为符合人们视觉习惯的透视投影图像。 在鱼眼图像校正之前，需要把鱼眼图像的有效区域提取出来，它在整个校正过程中至关重要。针对几种常用的有效区域提取方法的不足，本文提出一种改进算法，实验结果表明该方法在保证精度的前提下兼顾了效率。鱼
上传时间： 2016-06-12
上传用户：halias
无线传感网有TDMA和CSMA两种基本的MAC协议方案。欣仰邦LoRa技术实现TDMA算法组网系统，LoRa-TDMA的优点是：低成本实现小规模组网。基于TDMA的MAC协议实现信道分配的机制简单成熟，它没有CSMA竞争机制的碰撞和重传问题，而是为无线传感器网络中每个节点分配独立的时隙用于数据发送或接收TDMA信号的前导字和CZT（chirp z-transform）算法的高频率分辨率特性，设计了适于低信噪比信号的宽范围载波同步改进算法。数据传输时不需要过多的控制信息，且节点在空闲时能够及时进入睡眠状态.因而在节点无移动且网络部署情况已知的场景，采用TDMWA方式进行通信，可避免信道冲突以及冲突引起的丢包和能量损耗；TDMA信号的前导字进行数据辅助（DA）型载波同步，有效地缩小了低信噪比信号的频偏范围；再利用CZT算法进一步缩小频偏范围，最后利用非数据辅助型（NDA）自相关函数法得到精确的载波频偏。改进算法的计算复杂度略高于宽范围自相关函数法，而远低于宽范围LR算法。通过仿真比较，改进算法对低信噪比（SNR）环境（3-6dB）中的信号具有良好且稳定的估计性能。保证数据传输的实时性和可靠性；令节点在不工作期间进入睡眠状态，以保存能量.这些特点很适合无线传感网中的节能要求.
上传时间： 2022-07-23
上传用户：d1997wayne
为了解决现有环形线圈车检器在工程应用中出现的误检问题，尤其是对同一辆大车的多次误触发问题，本文深入研究导致误检现象的具体原因，并在这基础上提出了一套软硬件的解决方法，以减少误触发现象，提高检测的准确率。 为了方便测量与调试，本文设计了一个PC端软件。它与实验室原有的频率采集工具一块配合工作，能实时而直观地察看车检器的工作状况，从而有利于实验数据的采集与问题分析。通过实验分析，本文总结了误检现象的若干情形，以及导致误检问题的主要原因。 针对上述分析的发现—车检器采用的单一阈值法不能适应复杂的应用环境，本文对检测算法作了改进：对车辆到达的检测，仍采用单一阈值法；对车辆离开的检测，则采用平坦性判定法。后者利用了在车辆离开时，线圈频率从非平坦变为平坦这一特征。它有简单、易移植和防误检的特点。 为了从应用层面解决问题，本文设计了一种基于改进算法的车检器。与同类车检器相比，它除了集成上述车检算法外，还提供一个RS-232的测试端口，按一定的数据协议与PC端的诊断软件通讯，能够帮助现场测试工作的开展。 本文还利用了新车检器做了两组的实验：实验室环境与高速公路车辆检测现场环境下的实验。第一组验证了改进算法的防误检性能，并计算它的检测延迟。其中检测延迟的计算，有助于协调车辆检测系统中线圈、车检器与摄像头三者间的工作。第二组验证了新车检器的检测性能，包括识别和延迟两方面内容。两组实验结果都证实了改进算法的实用价值。
上传时间： 2013-06-16
上传用户：1406054127
随着数字图像处理技术的发展，图像处理系统在日常生活、工业、军事和医疗方面等许多领域得到了广泛的应用。 本论文围绕视频图像处理器的设计以及图像增强算法的研究，开展了以下方面的研究： 1.对基于拉普拉斯算子的灰度图像增强算法、基于饱和度分量反馈的自适应亮度增强算法及其改进算法进行了仿真，并分别对增强前后的灰度图像和彩色图像进行了比较。 2.提出了一个视频图像处理器的硬件实现方案。该方案以FPGA为核心，具有较强的图像实时处理能力，具有1路视频输入端口和1路视频输出端口，以及PCI接口和2个UART串行接口。 3.完成了视频图像处理器的原理图设计、印制板图设计。在印制板图设计中，应用信号完整新分析的理论，对高速电路的布局和布线进行了优化设计，保证了硬件电路的性能。
上传时间： 2013-06-13
上传用户：lanjisu111
软件无线电(SDR，Software Defined Radio)由于具备传统无线电技术无可比拟的优越性，已成为业界公认的现代无线电通信技术的发展方向。理想的软件无线电系统强调体系结构的开放性和可编程性，减少灵活性著的硬件电路，把数字化处理(ADC和DAC)尽可能靠近天线，通过软件的更新改变硬件的配置、结构和功能。目前，直接对射频(RF)进行采样的技术尚未实现普及的产品化，而用数字变频器在中频进行数字化是普遍采用的方法，其主要思想是，数字混频器用离散化的单频本振信号与输入采样信号在乘法器中相乘，再经插值或抽取滤波，其结果是，输入信号频谱搬移到所需频带，数据速率也相应改变，以供后续模块做进一步处理。数字变频器在发射设备和接收设备中分别称为数字上变频器(DUC，Digital Upper Converter)和数字下变频器(DDC，Digital Down Converter)，它们是软件无线电通信设备的关键部什。大规模可编程逻辑器件的应用为现代通信系统的设计带来极大的灵活性。基于FPGA的数字变频器设计是深受广大设计人员欢迎的设计手段。本文的重点研究是数字下变频器(DDC)，然而将它与数字上变频器(DUC)完全割裂后进行研究显然是不妥的，因此，本文对数字上变频器也作适当介绍。 第一章简要阐述了软件无线电及数字下变频的基本概念，介绍了研究背景及所完成的主要研究工作。 第二章介绍了数控振荡器(NCO)，介绍了两种实现方法，即基于查找表和基于CORDIC算法的实现。对CORDIc算法作了重点介绍，给出了传统算法和改进算法，并对基于传统CORDIC算法的NCO的FPGA实现进行了EDA仿真。 第三章介绍了变速率采样技术，重点介绍了软件无线电中广泛采用的级联积分梳状滤波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)补偿法，对前者进行了基于Matlab的理论仿真和FPGA实现的EDA仿真，后者只进行了基于Matlab的理论仿真。 第四章介绍了分布式算法和软件无线电中广泛采用的半带(half-band，HB)滤波器，对基于分布式算法的半带滤波器的FPGA实现进行了EDA仿真，最后简要介绍了FIR的多相结构。 第五章对数字下变频器系统进行了噪声综合分析，给出了一个噪声模型。 第六章介绍了数字下变频器在短波电台中频数字化应用中的一个实例，给出了测试结果，重点介绍了下变频器的：FPGA实现，其对应的VHDL程序收录在本文最后的附录中，希望对从事该领域设计的技术人员具有一定参考价值。
上传时间： 2013-06-30
上传用户：huannan88
近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.
上传时间： 2013-05-31
上传用户：yuying4000
数字图像的压缩是解决图像数据量大、存储和传输困难的基本措施。图像压缩的方法很多，一般可分为有损压缩和无损压缩两大类。有损压缩允许一定程度的信息丢失，在满足实际应用的条件下能够取得较高的压缩比；无损压缩不允许信息丢失，但是压缩比难以提高。在医学图像、遥感图像等应用领域，对于图像的压缩比和失真度都有着较高要求，因此需要采用近无损压缩的方法。近无损压缩是有损压缩和无损压缩的一个折衷，允许一定的失真，能够获得高保真还原图像的同时，得到比无损压缩更高的压缩比。 JPEG-LS是连续色调静止图像无损和近无损压缩的国际标准，算法复杂度低，压缩性能优越，但是JPEG-LS对不同图像压缩时压缩比不可控制。本文在研究JPEG-LS近无损图像压缩算法的基础上，针对具体应用背景，提出了一种基于块的近无损压缩方法。进一步利用图像局部纹理特性分析，对不同特性的区域容忍不同的信息丢失程度，实现了对图像压缩的码率控制。针对某工程应用中的具体要求，我们以FPGA为平台，采用Verilog HDL语言对改进算法进行了硬件实现。 实验结果证明，这种基于块的具有码率控制的近无损图像压缩算法，在实现较为精确的码率控制的同时，能够获得较高的还原图像质量，而且硬件实现复杂度低，能够满足对图像的实时压缩要求。
上传时间： 2013-06-18
上传用户：zzbbqq99n
随着 EDA 技术及微电子技术的飞速发展，现场可编程门阵列(Field Programmable Gate Array，简称 FPGA)的性能有了大幅度的提高，FPGA的设计水平也达到了一个新的高度。基于FPGA的嵌入式系统设计为现代电子产品设计带来了更大的灵活性，以Nios Ⅱ软核处理器为核心的SOPC(System on Programmable Chip)系统便是把嵌入式系统应用在FPGA上的典型例子，本文设计的指纹识别模块就是基于FPGA的Nios Ⅱ处理器为核心的SOPC设计。通过IP核技术和灵活的软硬件编程，实现Nios Ⅱ对FPGA外围器件的控制，并对指纹处理算法进行了改进，研究了指纹识别算法到Nios Ⅱ系统的移植。 本文首先阐述了指纹识别模块的SOPC设计方案，然后是对模块的详细设计。在硬件方面，完成了指纹识别模块的 FPGA 硬件设计，包括 FPGA 内部的Nios Ⅱ系统硬件设计和 FPGA 外围电路设计。前者利用 SOPC Builder将Nios Ⅱ处理器、指纹读取接口 UART、键盘与LCD显示接口、FLASH接口、SDRAM控制器构建成NiosⅡ硬件系统，后者是电源和时钟电路、SDRAM存储器电路、FLASH存储器电路、LCD显示电路、指纹传感器电路、FPGA 配置电路这些纯实物硬件设计，给出了设计方法和电路连接图。 在软件方面，包括下面两个内容： 完成 FPGA 外围器件程序设计，实现对外围器件的操作。 深入的研究了指纹识别算法。对指纹图像识别算法中的指纹图像滤波和匹配算法进行了分析，提出了指纹图像增强改进算法和匹配改进算法，通过试验，改进后的指纹图像滤波算法取得了较好的指纹图像增强效果。改进后的匹配算法速度较快，误识率较低。最后研究了指纹识别算法如何在FPGA中的Nios Ⅱ系统的实现。
上传时间： 2013-06-12
上传用户：yx007699
近年来，人们对无线数据和多媒体业务的需求迅猛增加，促进了宽带无线通信新技术的发展和应用。正交频分复用 (Orthogonal Frequency Division Multiolexing，OFDM)技术已经广泛应用于各种高速宽带无线通信系统中。然而 OFDM 系统相比单载波系统更容易受到频偏和时偏的影响，因此如何有效地消除频偏和时偏，实现系统的时频同步是 OFDM 系统中非常关键的技术。 本文讨论了非同步对 OFDM 系统的影响，分析了当前用于 OFDM 系统中基于数据符号的同步算法，并简单介绍非基于数据符号同步技术。基于数据符号的同步技术通过加入训练符号或导频等附加信息，并利用导频或训练符号的相关性实现时频同步。此算法由于加入了附加信息，降低了带宽利用率，但同步精度相对较高，同步捕获时间较短。 随着电子芯片技术的快速发展，电子设计自动化 (Electronic DesignAutomation，EDA) 技术和可编程逻辑芯片 (FPGA/CPLD) 的应用越来越受到大家的重视，为此文中对 EDA 技术和 Altera 公司制造的 FPGA 芯片的原理和结构特点进行了阐述，还介绍了在相关软件平台进行开发的系统流程。 论文在对基于数据符号三种算法进行较详细的分析和研究的基础上，尤其改进了基于导频符号的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平台上实现了 OFDM 同步的硬件设计，然后进行了软件仿真。其中对基于导频符号同步的改进算法硬件设计过程了进行了详细阐述。不仅如此，对于基于 PN 序列帧的同步算法和基于循环前缀 (Cycle Prefix，CP) 的极大似然 (Maximam Likelihood,ML)估计同步算法也有具体的仿真实现。 最后，文章还对它们进行了比较，基于导频符号同步设计的同步精度比较高，但是耗费芯片的资源多，另一个缺点是没有频偏估计，因此运用受到一定限制。基于 PN 序列帧的同步设计使用了最少的芯片资源，但要提取 PN 序列中的信号数据有一定困难。基于循环前缀的同步设计占用了芯片 I/O 脚稍显多。这几种同步算法各有优缺点，但可以根据不同的信道环境选用它们。
上传时间： 2013-04-24
上传用户：断点PPpp
基于FPGA的静止图像压缩系统的研究-JPEG编码器的设计电力电子与电力传动数字图像在人们生活中的应用越来越广泛，由于原始图像数据量比较大，因此数字图像压缩技术逐渐成为图像应用的一个核心环节。在数字图像压缩领域，国际标准化组织于1992年推出的JPEG标准应用最为广泛。 本文基于FPGA设计了JPEG图像压缩系统，通过改进算法，优化结构，在合理的利用硬件资源的条件下，有效的挖掘出算法内部的并行性。改进了DCT变换算法，设计了并行查找表结构的乘法器，采用了流水线优化算法来解决时间并行性问题，提高了DCT模块的运算速度。依据Huffman编码表的规律性，采用并行查找表结构，用较少的存储单元完成了Huffman编码运算，同时提高了编码速度。整个设计通过EDA软件进行了逻辑综合及功能与时序仿真。综合和仿真结果表明，本文提出的算法在速度和资源利用方面均达到了较好的状态，可满足实时JPEG图像压缩的要求。 设计了一个硬件开发平台，对JPEG图像压缩系统进行了验证。硬件平台上使用ADV7181B来实现AD转换；使用TI公司TMS320C6416型DSP芯片实现了系统配置以及通过PCI接口与上位机PC的实现数据交换；使用Microsoft VC++6．0开发平台开发了系统控制软件平台，实现对整个压缩系统的控制。
上传时间： 2013-05-24
上传用户：GHF
