Microsoft Visual Studio 2010 旗舰版(vs2010中文旗舰版下载)是微软公司推出的开发环境。 它简化了有关创建、调试和部署应用程序的基本任务。借助于 Visual Studio 2010 旗舰版，您可以尽情发挥您的想象力并轻松实现您的目标。 VS2010是目前最流行的Windows平台应用程序开发环境。VS2010支持最新的.Net Framework 4框架，支持64位Windows，支持多显示器，以便您可以根据自己的需要来组织和管理工作。 Microsoft Visual Studio 2010 旗舰版是一个集成环境，它简化了有关创建、调试和部署应用程序的基本任务。借助于 Visual Studio 2010 旗舰版，您可以尽情发挥您的想象力并轻松实现您的目标。
上传时间： 2013-04-15
上传用户：eeworm
Qt Creator 是 Qt 被 Nokia 收购后推出的一款新的轻量级集成开发环境（IDE）。此 IDE 能够跨平台运行，支持的系统包括 Linux（32 位及 64 位）、Mac OS X 以及 Windows。根据官方描述，Qt Creator 的设计目标是使开发人员能够利用 Qt 这个应用程序框架更加快速及轻易的完成开发任务。
标签： IGBT
上传时间： 2013-06-19
上传用户：eeworm
SolidEdge是一款强大的三维CAD制作软件，121下载站提供的SolidEdge st6版本包含32位和64位版本。提供区域、部件复制和图纸评审模式等功能，提升工厂设备和大型装配设计能力。新的面向服务的架构（SOA）、结构编辑器和装配自约束改进了设计协同，从而为跨整个价值链的PLM提供支持。
上传时间： 2013-04-15
上传用户：eeworm
CH452是数码管显示驱动和键盘扫描控制芯片。CH452 内置时钟振荡电路，可以动态驱动8 位数 码管或者64 位LED，具有BCD 译码、闪烁、移位、段位寻址、光柱译码等功能；同时还可以进行64 键的键盘扫描；CH452 通过可以级联的4线串行接口或者2 线串行接口与单片机等交换数据；并且可 以对单片机提供上电复位信号。
上传时间： 2013-06-08
上传用户：奇奇奔奔
瑞芯Rknano主要技术参数 ARM + Hardware Accelerator ，最大主频120M 支持8/16位LCD，支持MCU屏，最大分辨率160x128 支持SD、I2S、I2C接口，内置PWM控制器 8bit ECC NAND FLASH控制器，支持4片选，SLC/MCL
上传时间： 2013-04-24
上传用户：christopher
AES是美国于2000年10月份确立的高级加密标准，该标准的反馈链路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全数据网络的关键，要保证在公众网上传输的信息不被窃取和偷听，必须对数据进行加密。在不影响网络性能的前提下，快速实现数据加密/解密，对于开发高性能的安全路由器、安全网关等对数据处理速度要求高的通信设备具有重要的意义。 在目前可查询的基于FPGA技术实现AESCBC的设计中，最快的加/解密速度达到700Mbps/400MHZ。商用CPU奔腾4主频3.06，用汇编语言编写程序，全部资源用于加密解密，最快的加密解密速度可以达到1.4Gbps。但根据国外测试结果表明，即使开发的路由器本身就基于高性能的双64位MIPS网络处理器，软件加密解决方案仅能达到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前几种实现AESCBC的方法有缺点的情况下，在深入研究影响硬件快速实现AESCBC难点基础上，设计出一种适应于报文加密解密的硬件快速实现AESCBC的方案，在设计中采用加密解密和密钥展开并行工作，实现了在线提供子密钥。在解密中采用了双队列技术，实现了报文解密和子密钥展开协调工作，提高了解密速度。 本文在quartus全面仿真设计方案的基础上，全面验证了硬件实现AESCBC方案的正确性，全面分析了本设计加密解密的性能。并且针对设计中的流水线效率低的问题，提出改善流水线性能的方案，设计出报文级并行加密解密方案，并且给出了硬件实现VPN的初步方案。实现了单一模块加密速度达到1.16Gbps，单一模块解密速度达到900Mbps，多个模块并行工作加密解密速度达到6.4Gbps。 论文最后给出了总结与展望。目前实现的AESCBC算法，只能通过仿真验证其功能的正确性，还需要下载到芯片上做进一步的验证。要用硬件实现整个IPSec，还要进一步开发基于FPGA的技术。总之，为了适应路由器发展的需求，还有很多技术需要研究。
上传时间： 2013-05-29
上传用户：wangzhen1990
首先安装Quartus II 10.0 SP1(默认是32/64-Bit一起安装)：此软件在Windows XP和Windows 7的32/64位操作系统下都验证过了，没有问题！Windows Vista 32/64因为微软都放弃了，所以没有验证，理论上应该可以正常使用。
标签： Quaturs_Crack Windows 10.0 SP
上传时间： 2013-04-24
上传用户：ruan2570406
首先安装Quartus II 10.0 SP1(默认是32/64-Bit一起安装)：此软件在Windows XP和Windows 7的32/64位操作系统下都验证过了，没有问题！Windows Vista 32/64因为微软都放弃了，所以没有验证，理论上应该可以正常使用。
标签： Altera-jtag
上传时间： 2013-04-24
上传用户：hhkpj
主要在于在系统启动时能利用二叉树搜索算法自动扫描单总线上的多个DS18B20,并提取它们各自的64位的ROM-ID号!通过这些ID号,就能对单总线上的多个DS18B20分别进行驱动了。每一行都有详细的标注，决对能节约你的程序阅读时间。单片机是51系列哈。如果有不明白的，请加QQ:278742825
上传时间： 2013-04-24
上传用户：star_in_rain
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-11-05
上传用户：dudu121
