medwin使用说明手册
标签： medwin
上传时间： 2013-11-24
上传用户：nem567397
汉字字模工具软件操作手册.pdf
上传时间： 2013-10-09
上传用户：sglccwk
ADI_DSP编程时程序相互调用说明及例程
上传时间： 2013-11-19
上传用户：baba
PSIM使用说明
上传时间： 2013-10-13
上传用户：cmc_68289287
利用Matlab里自带的DSP模块生成CCS的Projects的详细操作
上传时间： 2013-11-12
上传用户：stampede
Spartan-3E开发板用户说明。
上传时间： 2014-01-05
上传用户：zoudejile
cpld开发套件光盘说明
上传时间： 2013-11-17
上传用户：yuzhou229843982
芯片综合的过程：芯片的规格说明，芯片设计的划分，预布局，RTL 逻辑单元的综合，各逻辑单元的集成，测试，布局规划，布局布线，最终验证等步骤。设计流程与思想概述：一个设计从市场需求到实际应用需要运用工程的概念和方法加以实现，这需要工程人员遵循一定的规则按一定的设计步骤进行操作。
标签： 逻辑
上传时间： 2013-11-24
上传用户：wangyi39
FSM 分两大类：米里型和摩尔型。 组成要素有输入(包括复位)，状态(包括当前状态的操作)，状态转移条件，状态的输出条件。 设计FSM 的方法和技巧多种多样，但是总结起来有两大类：第一种，将状态转移和状态的操作和判断等写到一个模块(process、block)中。另一种是将状态转移单独写成一个模块，将状态的操作和判断等写到另一个模块中(在Verilog 代码中，相当于使用两个“always” block)。其中较好的方式是后者。其原因 如下： 首先FSM 和其他设计一样，最好使用同步时序方式设计，好处不再累述。而状态机实现后，状态转移是用寄存器实现的，是同步时序部分。状态的转移条件的判断是通过组合逻辑判断实现的，之所以第二种比第一种编码方式合理，就在于第二种编码将同步时序和组合逻辑分别放到不同的程序块(process，block) 中实现。这样做的好处不仅仅是便于阅读、理解、维护，更重要的是利于综合器优化代码，利于用户添加合适的时序约束条件，利于布局布线器实现设计。显式的 FSM 描述方法可以描述任意的FSM(参考Verilog 第四版)P181 有限状态机的说明。两个 always 模块。其中一个是时序模块，一个为组合逻辑。时序模块设计与书上完全一致，表示状态转移，可分为同步与异步复位。
标签： 状态
上传时间： 2013-10-23
上传用户：yupw24
通过力控组态软件发送短信的模块及方案说明
上传时间： 2013-12-15
上传用户：shizhanincc
