VHDL语言描述
VHDL语言描述,时钟分频,给定CPLD试验板系统时钟设置50M,但由于本作品的需要,我们将系统时钟经过20分频得到DS18B20所需的工作时钟,大约为1.25M。...
VHDL语言描述,时钟分频,给定CPLD试验板系统时钟设置50M,但由于本作品的需要,我们将系统时钟经过20分频得到DS18B20所需的工作时钟,大约为1.25M。...
硬件描述语言,对学习EDA的人,特别是初学者都有很大的参考价值。...
硬件描述语言,非常全面,通俗易懂,板卡开放的必备书籍...
硬件描述语言,产生常用基带码,以及实现结果...
适合初学者学习,特别是想要学习FPGA的同学,先学习一下硬件描述语言!...