本文研究了基于Nios Ⅱ的FPGA-CPU调试技术。论文研究了NiosⅡ嵌入式软核处理器的特性；实现了以Nios Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计；对两种不同类型的FPGA-CPU进行了实际调试，对实验数据进行了分析。 在硬件方面，为了控制和检测FPGA-CPU，设计并实现了FPGA-CPU的控制电路、FPGA-CPU的内部通用寄存器组扫描电路、存储器电路等；完成了各种外围设备接口的设计；实现了调试系统的整体设计。 在软件方面，设计了调试监控软件，完成了对FPGA-CPU运行的控制和信号状态的监测。这些信号包括地址和数据总线以及各种寄存器的数据等；实现了多种模式下的FPGA-CPU调试支持单时钟调试、单步调试和软件断点多种调试模式。此外，设计了专用的编译软件，实现了基于不同指令系统的伪汇编程序编译，提高了调试效率。 本文作者在实现了FPGA-CPU调试系统基础上，对两种指令系统不同、结构迥异的FPGA-CPU进行实际调试。调试结果表明，这种基于IP核的可复用设计技术，能够在一个FPGA芯片内实现调试系统和FPGA-CPU的无缝连接，能够有效地调试FPGA-CPU。
上传时间： 2013-08-04
上传用户：zhch602
本文以研究嵌入式微处理器为主，自主地设计了能够运行MCS-51系列单片机指令的MCU系统。系统采用了VHDL 语言与原理框图的综合设计方法，并且在Altera公司的FPGA上通过验证。论文深入地研究了微处理器的指令系统和数据地址通路，采用VHDL 语言完成了取指单元，指令译码器单元，存储器单元和逻辑运算单元的电路模块的设计与实现；研究了控制单元的实现方法和基于全局状态机的设计理论，采用硬件描述语言完成了对各个控制线的相关设计与实现。论文通过原理示意图和示例代码的演示，着重介绍了指令译码器的实现方式，基于此种方式形成的译码电路还能够实现更为复杂的CISC指令。 本系统采用分模块的设计方式，把具有相同功能的逻辑电路集中到一个框图里，使得系统的可移植性大大地提高。系统还采用层次框图的设计方式，把明显地具有主从关系的电路放在不同的层次里，这也使得系统模块功能的可扩展性大大地增强。内部逻辑共分为数据存储器模块；程序存储器模块；时序控制模块；特殊功能寄存器模块和Core核心模块这五个部分，文中对各个模块的设计作了详细的介绍。本文在最后对已实现的部分典型指令进行了逻辑仿真测试，测试结果表明，本文所设计的MCU系统能够如预期地执行相应的指令。在指令执行的过程中，相应寄存器和总线上的值也均符合设计要求，实现了设计目标。
上传时间： 2013-05-20
上传用户：2525775
本文的主要研究内容是利用FPGA平台实现以太网络接口。 首先，对论文的大致内容和组织结构做了简要介绍，并且比较分析了目前比较流行的网络接口实现的三种方法，并以此为基础提出了本文中重点介绍的基于FPGA 的网络接口实现方法。 其次，介绍采用以FPGA 做为主控芯片控制8019AS 网络控制芯片来实现从网络上接收数据帧的功能。FPGA 需要在上电时完成对于8019AS的初始化设置。在接收和发送数据报文时，对相应的寄存器进行控制和操作以完成网络数据帧的接收。对FPGA 与8019AS 之间的接口实现进行了详细的描述。 最后，介绍了在FPGA 内部对于接收到的网络数据帧进行TCP/IP协议分析的具体过程和实现方法。分别详细介绍了接收模块、发送模块以及其中子模块具体功能和实现方法。说明了模块之间相互触发的具体关系。现有的网络接口一般是采用MCU 或者ARM 等专用控制芯片来实现的，而此次课题以FPGA 作为主控芯片来实现网络接口以及部分TCP/IP 协议分析是一个创意。而且由于FPGA 多管脚可以灵活配置，也使得系统的可扩展性有了很大的提高。
上传时间： 2013-06-09
上传用户：huazi
可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)越来越多的应用于数字信号处理领域，与传统的ASIC(专用集成电路)和DSP(数字信号处理器)相比，基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性，能够方便地实现系统的集成与功能扩展。 FFT的硬件结构主要包括蝶形处理器、存储单元、地址生成单元与控制单元。本文提出的算法在蝶形处理器内引入流水线结构，提高了FFT的运算速度。同时，流水线寄存器能够寄存蝶形运算中的公共项，这样在设计蝶形处理器时只用到了一个乘法器和两个加法器，降低了硬件电路的复杂度。 为了进一步提高FFT的运算速度，本文在深入研究各种乘法器算法的基础上，为蝶形处理器设计了一个并行乘法器。在实现该乘法器时，本文采用改进的布斯算法，用以减少部分积的个数。同时，使用华莱士树结构和4-2压缩器对部分积并行相加。 本文以32点复数FFT为例进行设计与逻辑综合。通过设计相应的存储单元，地址生成单元和控制单元完成FFT电路。电路的仿真结果与软件计算结果相符，证明了本文所提出的算法的正确性。 另外，本文还对设计结果提出了进一步的改进方案，在乘法器内加入一级流水线寄存器，使FFT的速度能够提高到当前速度的两倍，这在实时性要求较高的场合具有极高的实用价值。
上传时间： 2013-07-18
上传用户：wpt
ARM嵌入式技术在工业和生活中正得到越来越广泛的应用，为了适应技术的发展和社会的需求，满足为社会培养创新型人才的需要，高校通信类和电子类专业开设ARM嵌入式技术相关课程及其实验课程将成为趋势。在课程中设置合理实验，可以有效提高学生的动手能力和培养创新性思维，帮助学生更快、更好地掌握理论和应用技术。 论文设计的ARM嵌入式教学实验系统包括一块适合普通高校嵌入式技术实验课程教学的实验开发板及其配套的实验。该实验系统针对一般高校所开设的ARM嵌入式技术相关课程的要求而设计，配套实验符合教学大纲及实验课时的要求。 论文设计的实验开发板主要组成模块有：最小系统，包括控制器模块、电源模块、复位模块、Flash ROM模块、SDRAM模块、JTAG接口等；扩展接口，包括LED、键盘、RS232串口、I2C接口、液晶模块、以太网模块等。实验开发板采用S3C4510B网络控制芯片用作控制和信号处理，使用网络接口芯片DM9161和隔离变压器H1102完成网络接入，使用AM29LV160和HY57V641620HG构建16位存储单元，使用AT24C01和PCF8583来构建I2C接口，使用MAX232完成TTL电平转换以扩展RS232串口，并扩展键盘和LCD实现人机交互。实验开发板的硬件设计充分考虑了一般高校实验室的条件和需求，能够较好地将成本控制在150元左右，有利于在有限的条件下为每个学生尽可能的创造动手制作PCB的实验条件。实验板的接口设计能够让学生较为方便地开展实验，并考虑了实验板扩展和二次开发的需要。 论文设计的实验系统配套实验主要有基础实验、扩展实验和设计实验。基础实验主要帮助学生熟悉嵌入式系统的片内资源和特殊功能寄存器的配置方法，对整个嵌入式系统的架构有一定的理解，能编程完成一些简单的控制功能；扩展实验主要帮助学生建立嵌入式系统开发和设计的基本理念，能够设计和实现常见的外设驱动程序，能够进行操作系统的配置和移植，能够自行对实验板进行一定程度的扩展；设计实验能够帮助学生提高嵌入式系统的设计开发能力，使学生能根据需要设计出实现一定功能的扩展模块，从而使实验板扩展成实现具体功能的工业产品。基础实验包括ADS集成环境实验、键盘实验（GPIO输入）、LED实验（GPIO输出）、定时器实验、外部中断实验、UART串口通信实验、I2C接口实验、液晶显示实验；扩展实验包括建立交叉编译环境实验、操作系统编译实验、操作系统移植实验、以太网通信实验、TFTP实验、WEB访问实验；设计实验包括TCP/IP协议栈实验、Web服务器实验。学生通过完成基础实验、扩展实验和设计实验来达到教学大纲的要求，并可以在此基础上进行更深入的创新性开发实验，可以满足一般高校嵌入式技术实验课程教学的需要。 论文介绍了嵌入式交叉编译环境的建立以及实验开发板设计完成后进行的调试。实验开发板移植的嵌入式操作系统为uClinux，采用的Bootloader为U-boot。论文还简单介绍了实验系统的扩展方案和二次开发方案，并对嵌入式新技术的发展做了粗浅的探讨。 论文所做的工作以科学发展观为指导，是对普通高校ARM嵌入式技术实验课程设计的一次有益探索。
上传时间： 2013-04-24
上传用户：jjq719719
介绍单电源、低功耗、高精度 A/D转换器 AD7714的特点、内部寄存器结构和外部接口；详细阐述 AD7714与单片机 AT89C51的接口技术。
上传时间： 2013-06-30
上传用户：CSUSheep
在嵌入式系统的开发过程中，仿真器是一个必不可少的开发工具。特别是对于初级嵌入式系统开发工程师，借助一个功能强大的仿真器进行开发工作，可以达到事半功倍的效果。一个嵌入式仿真、调试系统支持单步执行、设置断点、观察变量内容及寄存器内容等功能。开发人员可以通过各类调试功能观察变量和寄存器的变化，从而可以很清楚的了解整个程序运行的状况，及时的调整和修改程序，并不需要反复的向芯片烧写程序，就可以完成对于程序的调试工作。 @@ 本文在分析了目前市场上常用仿真器的设计原理的基础上，提出了以三星公司的S3C44BO ARM7处理器为主CPU，通过以太网接口进行数据传输的ARMJTAT仿真器的设计方案。利用这种仿真器进行程序调试，不仅可以大幅度的提高下载速度，还可以实现仿真器资源的共享，而且调试时程序是在目标板上运行，仿真更接近于目标硬件。 @@ 文中首先对于传统仿真器的设计原理、作用、存在的问题进行了研究，然后提出了基于S3C44BO的以太网接口的ARM-JTAG仿真器的设计。该仿真器的设计主要分为以下几步：第一，提出总体设计方案，包括硬件的设计及软件的设计。第二，详细介绍该仿真器的硬件结构设计和程序开发过程，其中特别对以太网接口的设计进行了研究。第三，总结了该仿真器的功能、特点。 @@关键词：仿真器；S3C44BO；以太网接口；JTAG；LwIP
上传时间： 2013-06-16
上传用户：253189838
PCI(Peripheral Component Interconnect)总线以其高性能、低成本、开放性、独立于处理器、软件透明等众多优点成为当今最流行的计算机局部总线。在嵌入式系统领域中，许多IP都是基于PCI总线设计的。本文阐述一种以ARM9作为CPU的嵌入式系统的PCI北桥设计与验证。 首先介绍基于ARM的嵌入式系统结构，并深入研究PCI2.2总线行为规范。在此基础上提出一种基于ARM处理器的PCI总线北桥的设计方案，整个设计主要分为主设备接口模块，目标设备接口模块，配置寄存器模块和集成总线仲裁器三大部分。对于主设备接口模块和目标设备接口模块，论文主要从数据通路和控制路径的实现两方面进行阐述。对于集成的总线仲裁器，设计采用两优先级的循环优先算法，通过一组设备编号寄存器实现了PCI总线上的仲裁，此外，论文对跨时钟域的信号同步和PCI配置寄存器也作了较为详细的描述，最终采用自顶向下的方法实现了整个设计。 在验证部分，引入了基于平台的验证思路，通过搭建验证平台，可以高效地实现验证。论文重点讨论了验证平台的搭建和行为模型的建立，并介绍了一种命令总线，通过打包各个验证点控制验证流程。此外，为提高验证的自动化程度，论文对验证所使用的脚本也进行了描述。通过此验证平台和脚本，提高了整个验证系统的可移植性和可重用性。 论文最终完成了PCI北桥的RTL级的功能描述，并使用仿真软件完成对设计的仿真验证。设计通过验证并成功实现在基于ARM的集成处理器，达到预定的功能设计要求，并具有良好的性能，最后对后续开发进行了探讨。
上传时间： 2013-05-22
上传用户：uuuuuuu
以太网是局域网中应用最广泛的联网技术,其速率已经从最初的10Mbit/s发展到现在的10Gbit/s,而且其应用领域也已经从最初的局域网延伸到城域网、广域网.介质访问控制(MAC)子层是以太网的核心,以太网的操作是基于MAC协议的.该文的主要内容是以太网MAC的FPGA设计,设计的MAC符合IEEE802.3规范,可以通过MII或RMII连到物理层,并且提供流量控制、统计信息收集、内部寄存器配置等功能.该论文的设计输入是采用VHDL语言来完成的,通过在EDA工具下的仿真和综合,验证了设计的正确性和实用性.
上传时间： 2013-04-24
上传用户：stampede
本文对TCN中的MVB技术进行了研究，并在深入了解MVB的通信机制的基础上，提出了采用FPGA替代MVB控制器专用芯片的解决方法。根据TCN协议，连接在MVB上的设备可以分为5类，其中1类设备可以在不需要CPU的基础上实现自动通信，最为常用。本设计的目的就是采用FPGA替代MVB1类设备控制器。 文章采用自顶向下的模块化设计方法，根据MVB1类设备控制器要实现的功能，将设计划分为3个模块：发送模块、接收模块和MVB1类模式控制模块。其中发送模块又划分为位控制单元、CRC生成单元、FIFO单元和曼彻斯特编码单元等。接收模块又划分为帧起始检测单元、时钟恢复单元、帧分界符检测单元、数据译码单元、CRC校验单元、译码控制单元和长度错误检测单元等。MVB1类模式控制模块又划分为报文错误处理单元、主帧寄存器单元、TM控制单元和主控单元等。上述各模块的RTL级设计都是采用硬件描述语言Verilog实现的。
上传时间： 2013-07-21
上传用户：dengzb84
