用于UHF RFID阅读器的无电感巴伦LNA设计
设计了一款用于UHF RFID射频前端接收机的高线性度LNA。该低噪声放大器采用噪声消除技术，具有单端输入差分输出的功能，能够同时实现输出平衡，噪声消除和非线性失真抵消，具有高的线性度。该电路采用TSMC 0.18 μm工艺设计，芯片面积只有0.02 mm2。电源电压为1.8 V，总电流为8 ...
接收机设计技术资料
📦 资源总数：45537
💻 源代码：52216
🔌 电路图：2
接收机设计是电子通信领域中的关键技术，涵盖从基础理论到高级应用的全方位知识。本页面汇集了45537个精选资源，包括射频前端、信号处理算法及天线设计等核心内容，适用于无线通信、雷达系统等多个领域。无论是初学者还是资深工程师，都能在这里找到宝贵的学习资料和技术文档，助力您掌握最新的接收机技术，提升项目开发效率与质量。立即探索，开启您的专业成长之旅！
🔥 接收机设计热门资料
查看全部45537个资源 »ADI处理器实用丛书-高速设计技术
本书内容包括三大部分：第1 部分从运算放大器的基本概念和理论出发，重点介绍了运算放大器的原理与设计，以及在各种电子系统中的应用，包括视频应用、RF/IF 子系统(乘法器、调制器和混频器)等;第2 部分主要介绍了高速采样和高速ADC 及其应用、高速DAC 及其应用、以及DDS 系统与接收机子系统等...
带通滤波器设计计算
摘 要:用一种新的思路和方法,先计算低通、再计算高通滤波器的有关参数,然后组合成带通滤波器.关键词:滤波器;参数;新思路中图分类号: TN713. 5 文献识别码:B 文章编号:1008 - 1666 (1999) 04 - 0089 - 03A New Consideration of the...
基于FPGA的DDC设计及仿真
在软件无线电数字接收机中，从AD前端采集过来的数字信号频率高达72 MHz，如此高的频率使得后端DSP不能直接完成相关的数字信号处理任务。因此合理的设计基于FPGA的DDC，以降低数字信号频率，方便后端DSP实时完成相关的数字信号处理任务就显得尤为重要。在很多数...
基于FPGA的时钟跟踪环路的设计
提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。...
💻 接收机设计源代码
查看更多 »📂 接收机设计资料分类