为了提高CPU模块之间的点对点通信速率，通过对以太网控制器MAC的研究，设计出一种点对点高速通信控制器。该控制器是基于媒体无关接口MII和以太网收发器的点对点高速通信控制器。利用VHDL语言编写该控制器的相关代码，使用MAXPLUSⅡ对该控制器的数据发送和数据接收进行仿真，并在实验室样机上进行实现。仿真结果和实验结果表明这种点对点高速通信控制器的设计方法是可行的。
上传时间： 2013-11-09
上传用户：zhangxin
为了加快 CMMB的推广和应用，全面评估CMMB网络的性能，尤其是测试CMMB的移动接收效果和城市覆盖效果，文中提出了一种基于CY7C68013A芯片的CMMB网络测试接收机的设计方案。本方案采用CY7C68013A芯片为控制核心，利用CY7C68013A芯片的GPIO口模拟的I2C、SPI总线通信接口和USB接口与PC机通信等技术，实现了CMMB信号参数存储、读取与CMMB码流播放同步进行的功能。
上传时间： 2013-11-15
上传用户：zhangyigenius
文中针对传统的井下照明系统存在的弊端，设计了一种基于ARM单片机载波照明控制器。该控制器以ARM单片机为控制核心，以电力线载波通信芯片SC1128为基础，辅以外围接口电路设计，实现实时监控每盏灯的亮灭。与传统的井下照明系统相比，该系统充分利用井下现有的电网资源，无需重新布线，大大降低了用电的成本。
上传时间： 2013-11-02
上传用户：exxxds
实现了一种用于上位机和FPGA处理板之间通信的可重配置接口，详细介绍了该接口的包格式设计和FPGA逻辑设计。仿真结果表明，该可重配置接口能根据信令，实现准实时在线参数配置，满足多种主流通信体制的不同速率要求。
上传时间： 2013-10-22
上传用户：herog3
针对大型工程机械各类信号与驾驶操控室仪表异地显示的通信问题，提出了基于射频收发器nRF2401实现无线数据通信的设计方案，详细介绍了射频芯片nRF2401的工作原理及特点， 并给出了无线通信平台硬件结构、接口电路及相应程序框图。经过测试，该通信平台上通信速率高、质量好，空旷处的传输距离可达100 m。
上传时间： 2013-12-27
上传用户：love_stanford
电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间： 2015-01-01
上传用户：sunshie
介绍了一种基于DSP和FPGA的磁铁电源控制器的设计方案，阐述了该控制器硬件系统的组成，包括信号调理电路、中间数据处理部分、后端的驱动电路。同时给出了DSP和FPGA之间通过SPI接口通信的具体流程和输出PWM波形死区部分的控制流程。设计的磁铁电源控制器有很好的控制和运算能力，同时具有很好的灵活性和可靠性。
上传时间： 2013-11-16
上传用户：1051290259
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-17
上传用户：看到了没有
本文档说明实际建立一个CAN-bus网络时，对网络布线和CAN 接口的设计，对通讯电 缆和连接器的选择，以及一些保障通讯可靠、提高抗干扰能力的经验措施。
上传时间： 2013-11-09
上传用户：AISINI005
BU-61580芯片测试系统用于检测DDC公司的BU-61580系列芯片的总线协议功能和电气特性，筛选失效芯片，并具备芯片接口时序调整功能，可检验芯片在不同的接口环境和工作方式下的特殊表现。以Windows XP为开发平台，标准VC++为开发工具，针对该芯片设计一套测试系统。PCI总线接口的专用芯片测试卡能够方便的插入待测试的芯片，与之相应的测试系统能够设置芯片的访问时序，测试芯片工作于不同模式下的状态。实际应用表明，该测试系统具有测试界面灵活、简单、准确的特点，满足了用户的要求。
上传时间： 2015-01-03
上传用户：gxm2052
