基于fpga的JPEG编解码器设计
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)...
数字竞赛抢答器的制作,这个是试验报告版本的,有完整的流程图,试验电路连接图,还有原程序 大家有需要的就下巴...
8051单片机乘法抢答器: 开机后,按0#键,随机出题,看到题目后从键盘输入答案 答题正确,蜂鸣器响3声 * 继续出下一题,如果不知道答案则按0c键, 提示正确的答案...
用VHDL和verilog实现的四人抢答器...