CDMA通信系统抗多址干扰问题的研究（唐友）。
CDMA通信系统抗多址干扰问题的研究（唐友）。...
抗抖动技术资料
📦 资源总数：605
💻 源代码：605
🔌 电路图：1
🔥 抗抖动热门资料
查看全部605个资源 »简单的可配置dpll的VHDL代码。 用于时钟恢复后的相位抖动的滤波有很好的效果
简单的可配置dpll的VHDL代码。 用于时钟恢复后的相位抖动的滤波有很好的效果， 而且可以参数化配置pll的级数。...
数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图 它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.
数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图 它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用....
短波信道抗多音干扰的性能分析及其仿真
短波信道抗多音干扰的性能分析及其仿真，不用解压密码，直接解压即可。...
模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下
模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0...
💻 抗抖动源代码
查看更多 »📂 抗抖动资料分类