此程序是自抗扰控制器设计的原程序,不过是调节模块驱动的程序,就缺少液晶显示和键盘扫描,以用过,没问题
上传时间： 2014-01-25
上传用户：ma1301115706
Description Calculate a+b Input Two integer a,b (0<=a,b<=101000) Output Output a + b Sample Input 5 7 Sample Output 12
标签： Description Calculate integer 101000
上传时间： 2014-01-25
上传用户：tonyshao
Prentice Hall 出版的整合linux和windows <b>英文原版<b> 另本人有大量电子书，O Reilly的最多 有需要的朋友在我的个人空间上给我留言
标签： Prentice windows linux Hall
上传时间： 2014-01-22
上传用户：JIUSHICHEN
欧几里德算法：辗转求余 原理: gcd(a,b)=gcd(b,a mod b) 当b为0时,两数的最大公约数即为a getchar()会接受前一个scanf的回车符
上传时间： 2014-01-10
上传用户：2467478207
//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用 有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,PWM模式 有定时中断:定时器B溢出中断
上传时间： 2017-06-01
上传用户：ryb
电子工艺,质量及可靠性相关专辑 80册 902M电子设备的防干扰设计 254页 3.3M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
1.有三根杆子A,B,C。A杆上有若干碟子 2.每次移动一块碟子,小的只能叠在大的上面 3.把所有碟子从A杆全部移到C杆上 经过研究发现，汉诺塔的破解很简单，就是按照移动规则向一个方向移动金片： 如3阶汉诺塔的移动：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，汉诺塔问题也是程序设计中的经典递归问题
上传时间： 2016-07-25
上传用户：gxrui1991
NCS8803 3.2.1 功能：是一颗将HDMI信号转EDP信号的转接芯片。其应用如下： 3.2.2产品特征 输入：HDMI 输出：Embedded-DisplayPort (eDP) EDP接口 1/2/4-lane eDP @ 1.62/2.7Gbps per lane HD to WQXGA (2560*1600) supported 内置EDP协议 HDMI Input HDMI 1.4a supported 支持RGB444/YCbCr444/YCbCr422 像素时钟： 340MHz 支持双通道音频输入； 参考时钟 任何频率，在19MHz到100MHz之间，单端时钟输入 内置5000 ppm SSC与否 通信方式 IIC 电源 1.2V core supply 2.5V or 3.3V IO supply 功耗：150Mw 封装：QFN-56 (7mm x 7mm) 3.2.4 应用产品：广告机，平板、医疗器械、车机、显示器、小电视、车载电视等 3.2.5 应用平台：RK、全志、M-star、炬力等 3.3.6 推广注意事项A:确认客户使用屏的分辨率，最常用的是1366x768@60Hz和1920x1080@60Hz BNCS8803支持4-lane DP / eDP输出通常支持WQXGA所需 (2560 * 1600)及以上60 hz的帧速率 C.确认客户的信号源，要是标准的HDMI信号,其他的都不行； D.此芯片支持缩放功能，分数缩放比例2:1至1:2； E、此芯片不是纯硬件转换芯片，需要通过IIC或者SPI进行初始化，初始化一般使用客户CPU进行，这样方便控制时序也节省成本，如果不使用客户CPU进行初始化就要另外加MCU进行配置。 设计注意事项： A、NCS8801S设计的时候要特别注意输入输出的走线问题，要做好屏蔽以免信号受到干扰。 B、注意电源滤波 C、设计的时候预留LVDS信号要预留阻抗匹配电阻 D、设计的时候复位脚最好由客户CPU的GPIO口进行控制，以便控制整个方案的时序，避免后面出现问题。
上传时间： 2022-07-08
上传用户：
扩频通信系统与常规的通信系统相比，具有很强的抗窄带干扰，抗多径干扰，抗人为干扰的能力，并具有信息隐蔽、多址保密通信等优点，在近年来得到了迅速的发展。论文针对直扩通信系统中伪码和载波同步问题而展开，研究了直扩系统的结构、性能及完成了相关参数的计算，改进了包络算法，设计了解扩和解调器，最后用ISE9.1实现了解扩和解调器的仿真波形，验证了设计的正确性。 论文研究了扩频通信系统的特点、国内外发展现状及理论基础，完成了DS-QPSK接收机的解扩器和解调器的设计与实现。解扩器主要围绕着伪码的捕获与跟踪这一核心，分析了解扩器的结构、性能及其完成了相关参数的计算，完成了数字下变频器、伪码发生电路、伪码相关积分提取电路、多通道快码捕获电路、伪码跟踪鉴相电路、伪码时钟调整电路的设计，并在ISE9.1编程综合得到仿真结果，验证了设计的正确性。由于相关积分包络算法是整个系统的基础和核心，为了减少时延和系统所占硬件资源，改进了包络算法并得到了仿真验证。结果表明，它不但减少了硬件资源的占用、缩短了延时，而且对整个系统的优化起着决定性的作用。论文给出了伪码同步的仿真结果及资源占用情况，有力地说明了解扩器占用资源少、时延短等特点。 解调器研究了频偏及载波相位误差对信号的影响及同步方案，完成了数控振荡器、反正切鉴频器、环路滤波器的设计并得到了相关的仿真波形，实现了载波的跟踪，给出了仿真结果及资源占用情况，对系统实现过程中的一些经验进行了总结。最后是对论文工作的一些总结和对今后工作的展望。
上传时间： 2013-06-13
上传用户：924484786
扩频通信系统与常规的通信系统相比，具有很强的抗窄带干扰，抗多径干扰，抗人为干扰的能力，并具有信息隐蔽、多址保密通信等优点。在近年来得到了迅速的发展。本论文主要讨论和实现了基于FPGA的直接序列扩频信号的解扩解调处理。论文对该直扩通信系统和FPGA设计方法进行了相关研究，最后用Altera公司的最新的FPGA开发平台Quarus Ⅱ5.0实现了相关设计。 整个系统分为两个部分，发送部分和接收部分。发送部分主要有串并转换、差分卷积编码、PN码扩频、QPSK调制、成型滤波等模块。接收部分主要有前端抗干扰、数字下变频、解扩解调等模块。 论文首先介绍了扩频通信系统的特点以及相关技术的国内外发展现状，并介绍了本论文的研究思路和内容。 然后，论文分析了几种常用的窄带干扰抑制、载波同步及PN码同步算法，结合实际需要，设计了一种零中频DSSS解调解扩方案。给出了抗窄带干扰、PN码捕获及跟踪以及载波同步的算法分析，采用了基于数字外差调制的自适应陷波器来进行前端窄带干扰抑制处理，用基于自适应门限技术的滑动相关捕获和分时复用单相关器跟踪来改善PN码同步的性能，用基于硬判决的COSTAS(科斯塔斯)环来减少载波提取的算法复杂度，用改进型CORDIC算法实现NCO来方便的进行扩展。 接着，论文给出了系统总体设计和发送及接受子系统的各个功能模块的实现分析以及在Quartus Ⅱ5.0上的实现细节，给出了仿真结果。 然后论文介绍了整个系统的硬件电路设计和它在真实系统中连机调试所得到的测试结果，结果表明该系统具有性能稳定，灵活性好，生产调试容易，体积小，便于升级等特点并且达到课题各项指标的要求。 最后是对论文工作的一些总结和对今后工作的展望。
上传时间： 2013-05-23
上传用户：磊子226
