本文研究基于ARM与FPGA的高速数据采集系统技术。论文完成了ARM+FPGA结构的共享存储器结构设计，实现了ARMLinux系统的软件设计，包括触摸屏控制、LCD显示、正弦插值算法设计以及各种显示算法设计等。同时进行了信号的高速采集和处理的实际测试，对实验测试数据进行了分析。 论文分别从软件和硬件两方面入手，阐述了基于ARM处理器和FPGA芯片的高速数据采集的硬件系统设计方法，以及基于ARMLinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面，在FPGA平台上，我们首先利用乒乓操作的方式将一路高速数据信号转换成频率为原来频率1/4的4路低速数据信号，再将这四路数据分别存储到4个FIFO中，然后再对这4个FIFO中的数据拼接并存储在FPGA片上的双端口双时钟RAM中，最后将FPGA的双端口双时钟RAM挂载到ARM系统的总线上，实现了ARM和FPGA共享存储器的系统结构，使ARM处理器可以直接读取这个双端口双时钟的RAM中的数据，从而大大提高了数据采集与处理的效率。在采样频率控制电路设计方面，我们通过使FIFO的数据存储时钟降低为标准状态下的1/n实现数据采集频率降为标准状态的1/n，从而实现了由FPGA控制的可变频率的数据采集系统。 软件方面，为了更有效地管理和拓展系统功能，我们移植了ARMLinux操作系统，并在S3C2410平台上设计实现了基于Linux操作系统的触摸屏驱动程序设计、LCD驱动程序移植、自定义的FPGA模块驱动程序设计、LCD显示程序设计、多线程的应用程序设计。应用程序能够控制FPGA数据采集系统工作。 在前端采样频率为125MHz情况下，系统可以正常工作。能够实现对频率在5MHz以下的信号波形的直接显示；对5MHz至40MHz的信号，使用正弦插值算法进行处理，显示效果良好。同时这种硬件结构可扩展性强，可以在此基础上实现8路甚至16路缓冲的系统结构，可以使系统支持更高的采样频率。
上传时间： 2013-07-04
上传用户：林鱼2016
体视摄像显示技术的研究以应用于微创伤外科的光电医疗仪器——三维电视内窥镜的开发与研制为背景，设计研究一种基于FPGA技术的立体显示系统，以满足三维立体内窥镜、战场立体观察系统和立体电影等设备的技术要求。 主要研究内容是对体视摄像显示系统的进行硬件电路设计、VerilogHDL 语言的软件编程、并采用MCU(Micro Control IJnit)的I
上传时间： 2013-05-30
上传用户：坏天使kk
本论文介绍了几种编码和调制技术的基本原理和课题的总体实现结构，重点分析和讨论了滚降系数可调的成形滤波、内插技术以及滤波器中乘法器、加法器的实现方法。通过外部控制器可对FPGA内部设计的多项参数进行设置，可支持32.000kbps～4.096Mbps范围内的多速率数据传输，适用于各种信道限带性能要求的传输系统。本论文使用一片FPGA芯片实现了信道编码(包括数据加扰、差分编码、卷积码、RS码、交织等)、多种调制方式(BPSK、QPSK、π/4-QPSK、TC8PSK、16QAM)、成形滤波器、多级内插、上变频器、具有连续/突发信号模式的数据源。将本论文的成果移植到某单位的信号源研制平台，基本上可以满足现阶段研制和维修解调设备对信号源的需求，因此具有较高的使用价值。
上传时间： 2013-07-27
上传用户：feichengweoayauya
本文研究了基于Nios Ⅱ的FPGA-CPU调试技术。论文研究了NiosⅡ嵌入式软核处理器的特性；实现了以Nios Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计；对两种不同类型的FPGA-CPU进行了实际调试，对实验数据进行了分析。 在硬件方面，为了控制和检测FPGA-CPU，设计并实现了FPGA-CPU的控制电路、FPGA-CPU的内部通用寄存器组扫描电路、存储器电路等；完成了各种外围设备接口的设计；实现了调试系统的整体设计。 在软件方面，设计了调试监控软件，完成了对FPGA-CPU运行的控制和信号状态的监测。这些信号包括地址和数据总线以及各种寄存器的数据等；实现了多种模式下的FPGA-CPU调试支持单时钟调试、单步调试和软件断点多种调试模式。此外，设计了专用的编译软件，实现了基于不同指令系统的伪汇编程序编译，提高了调试效率。 本文作者在实现了FPGA-CPU调试系统基础上，对两种指令系统不同、结构迥异的FPGA-CPU进行实际调试。调试结果表明，这种基于IP核的可复用设计技术，能够在一个FPGA芯片内实现调试系统和FPGA-CPU的无缝连接，能够有效地调试FPGA-CPU。
上传时间： 2013-05-19
上传用户：xinyuzhiqiwuwu
ZigBee技术入门的学习参考资料，ZigBee无线网络协议是基于标准的七层开放式系统互联(OSI)模型，但仅对那些涉及ZigBee的层予以定义。IEEE802.15.4标准定义了最下面的两层：物理层(PHY)和介质接入控制子层(MAC)。ZigBee联盟提供了网络层和应用层(APL)框架的设计。其中应用层的框架包括了应用支持子层(APS)、ZigBee设备对象(ZDO)和由制造商制订的应用对象。
标签： ZigBee
上传时间： 2013-04-24
上传用户：baobao9437
针对高速嵌入式系统对自动调节输出电压的电源系统的需求，本文采用PMBus总线为电源芯片之间，电源芯片和控制器之间的通信提供标准，通过重点分析基于PMBus总线的数字可编程电源的内部结构和电压识别的技术实现方法，设计了一支持电压识别（VID）技术的带两路独立电压输出的数字可编程电源系统。经PMBus总线进行配置后，该电源系统可以满足高速嵌入式系统的多种电压需求，取得了良好的效果。
上传时间： 2013-10-16
上传用户：saharawalker
面向应用于地铁牵引供电系统中的PWM整流器的智能诊断技术开展了研究。文中首先围绕影响PWM整流器可靠性最大的直流支撑电容器提出了基于参数拟合以及Miner累积损伤原则的电解电容器损伤预测方法；其次，文中基于PWM整流器直流中近端非金属性短路时短路电流受其交流电抗器抑制，从而无法可靠实现保护的特点，研究了PWM整流器的非金属性短路电流辨识方法；最后，结合PWM整流器对高性能故障诊断以及虚拟仪器技术的支持，基于分层分布思想以及虚拟仪器技术设计了地铁牵引变电所内PWM整流器的综合监控系统，介绍了系统的组成原理并给出了现场故障录波结果。
上传时间： 2014-12-24
上传用户：zhang97080564
前言智能仪表课采用了《单片机原理与接口技术》作为教材，这是一门实践性极强的课程，理论和实验教学的有机结合，是提高教学质量的唯一途径。为密切配合理论教学，针对SICElab赛思开放式综合实验/仿真系统，我们编写了配套的实验教材。SICElab赛思开放式综合实验/仿真系统采用了符合单片机开发过程的“仿真式”组合设计思想，使得所有的实验模块及CPU资源均全力对用户开放，从而充分满足“验证式”→“模仿式”→“探索式”→“开发式”的由浅入深的各种实验要求。赛思开放式综合实验/仿真系统采用伟福G6W仿真器,为用户提供了一个大集成软件环境，统一的界面，包含一个项目管理器，一个功能强大的编辑器，汇编Make、build和调试工具并提供一个与第三方编译器的接口，具有DOS/WINDOWS双平台,仿真器与实验平台分离，采用“仿真”方式进行实验，同时，允许进行脱机运行工作，所以，实验过程是与实际开发过程完全一致的。仿真器使用的是双“CPU”架构方式，100%资源出让，100%实时，100%无条件硬件断点，可满足学生实验，毕业设计，参加电子竞争，教师科研所需。第一章简单介绍了赛思开放式综合实验/仿真系统的组成（包括实验平台、仿真器、软件支持、开关电源），实验内容，实验方式，支持器件等。第二章选编了二十例验证式实验，包括实验平台操作，连接仿真器、PC机，利用DOS和WINDOWS平台软硬件结合的实验，按由浅入深原则排列。第三章选编了十六例模仿和探索开发式实验。教师和学生可根据课时和具体情况选择实验内容，或自行设计新的实验内容。由于课时所限，有的实验可让学生在课后开放实验室时完成，以提高学生动手能力，提高教学质量，培养学生创新精神。附录一介绍了综合实验平台各模块的电路图，附录二是实验平台键盘操作仿真方法说明。由于时间匆忙，加上编者水平有限，难免有错漏之处，请读者不吝赐教。
上传时间： 2013-10-22
上传用户：sunshie
采用纳瓦技术的8/14引脚闪存8位CMOS单片机 PIC12F635/PIC16F636/639数据手册 目录1.0 器件概述 2.0 存储器构成3.0 时钟源4.0 I/O 端口 5.0 Timer0 模块6.0 具备门控功能的Timer1 模块 7.0 比较器模块8.0 可编程低压检测（PLVD）模块9.0 数据EEPROM 存储器10.0 KeeLoq® 兼容加密模块 11.0 模拟前端（AFE）功能说明 （仅限PIC16F639）12.0 CPU 的特殊功能13.0 指令集概述14.0 开发支持15.0 电气特性16.0 DC 和AC 特性图表17.0 封装信息Microchip 网站变更通知客户服务客户支持读者反馈表 附录A： 数据手册版本历史产品标识体系全球销售及服务网点
上传时间： 2013-11-17
上传用户：qlpqlq
Cortex-M3 技术参考手册 Cortex-M3是一个32位的核，在传统的单片机领域中，有一些不同于通用32位CPU应用的要求。谭军举例说，在工控领域，用户要求具有更快的中断速度，Cortex-M3采用了Tail-Chaining中断技术，完全基于硬件进行中断处理，最多可减少12个时钟周期数，在实际应用中可减少70%中断。 单片机的另外一个特点是调试工具非常便宜，不象ARM的仿真器动辄几千上万。针对这个特点，Cortex-M3采用了新型的单线调试(Single Wire)技术，专门拿出一个引脚来做调试，从而节约了大笔的调试工具费用。同时，Cortex-M3中还集成了大部分存储器控制器，这样工程师可以直接在MCU外连接Flash，降低了设计难度和应用障碍。 ARM Cortex-M3处理器结合了多种突破性技术，令芯片供应商提供超低费用的芯片，仅33000门的内核性能可达1.2DMIPS/MHz。该处理器还集成了许多紧耦合系统外设，令系统能满足下一代产品的控制需求。ARM公司希望Cortex-M3核的推出，能帮助单片机厂商实. Cortex的优势应该在于低功耗、低成本、高性能3者(或2者)的结合。 Cortex如果能做到 合理的低功耗(肯定要比Arm7 & Arm9要低，但不大可能比430、PIC、AVR低) ＋ 合理的高性能(10~50MIPS是比较可能出现的范围) ＋ 适当的低成本(1~5$应该不会奇怪)。 简单的低成本不大可能比典型的8位MCU低。对于已经有8位MCU的厂商来说，比如Philips、Atmel、Freescale、Microchip还有ST和Silocon Lab，不大可能用Cortex来打自己的8位MCU。对于没有8位MCU的厂商来说，当然是另外一回事，但他们在国内进行推广的实力在短期内还不够。 对于已经有32位ARM的厂商来说，比如Philips、Atmel、ST，又不大可能用Cortex来打自己的Arm7/9，对他们来说，比较合理的定位把Cortex与Arm7/9错开，即<40MIPS的性能＋低于Arm7的价格，当然功耗也会更低些；当然这样做的结果很可能是，断了16位MCU的后路。 对于仍然在推广16位MCU的厂商来说，比如Freescal、Microchip，处境比较尴尬，因为Cortex基本上可以完全替代16位MCU。 所以，未来的1～2年，来自新厂商的Cortex比较值得期待－包括国内的供应商；对于已有32位ARM的厂商，情况比较有趣；对于16位MCU的厂商，反应比较有意思。 关于编程模式 Cortex－M3处理器采用ARMv7-M架构，它包括所有的16位Thumb指令集和基本的32位Thumb-2指令集架构，Cortex-M3处理器不能执行ARM指令集。 Thumb-2在Thumb指令集架构（ISA）上进行了大量的改进，它与Thumb相比，具有更高的代码密度并提供16/32位指令的更高性能。 关于工作模式 Cortex-M3处理器支持2种工作模式：线程模式和处理模式。在复位时处理器进入“线程模式”，异常返回时也会进入该模式，特权和用户（非特权）模式代码能够在“线程模式”下运行。 出现异常模式时处理器进入“处理模式”，在处理模式下，所有代码都是特权访问的。 关于工作状态 Coretx-M3处理器有2种工作状态。 Thumb状态：这是16位和32位“半字对齐”的Thumb和Thumb-2指令的执行状态。 调试状态：处理器停止并进行调试，进入该状态。
上传时间： 2013-12-04
上传用户：坏坏的华仔
