通过研究内核的时间管理算法，学习内核源代码；然后应用这些知识并且使用“信号”建立一种用户空间机制来测量一个多线程程序的执行时间。
上传时间： 2017-01-12
上传用户：a6697238
离散余弦变换(DCT)及其反变换(IDCT)在图像编解码方面应用十分广泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等国际标准所采用。由于其计算量较大，软件实现往往难以满足实时处理的要求，因而在很多实际应用中需要采用硬件设计的DCT/IDCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的8×8二维DCT/IDCT处理核的硬件实现。 本文首先介绍了DCT和IDCT在图像处理中的作用和原理，详细说明了DCT变换实现图像压缩的过程，并与其它变换比较说明了用DCT变换实现图像压缩的优势。接着，分析研究了DCT的各种快速算法，总结了前人对DCT快速算法及其实现所做的研究。本文给出了两种性能、资源上有一定差异的二维DCT/IDCT的FPGA设计方案。两种方案均利用DCT的行列分离特性，采用流水线设计技术，将二维DCT/IDCT实现转化为两个一维DCT/IDCT实现。在一维DCT/IDCT设计中，根据图像处理的特点对Loeffler算法的数据流进行了优化，通过合理安排时钟周期数和简化各周期内的操作，大大缩短了关键路径的执行时间，从而提高了流水线的执行速度。最后，对所设计的DCT/IDCT处理核进行了综合和时序仿真。 结果表明，当使用Altera公司的MERCURY系列FPGA器件时，本文设计的方案一能够在116M时钟频率下正确完成8×8的二维DCT或IDCT的逻辑运算，消耗2827个逻辑单元；方案二能够在74M时钟频率下正常工作，消耗1629个逻辑单元。
上传时间： 2013-07-14
上传用户：3291976780
T-Kernel作为一种嵌入式操作系统，由于实时性和开源性，在嵌入式操作系统领域中的应用越来越广泛。ARM是一款比较好的微处理器，T-Kernel在ARM上的应用研究基本上是空白，所以结合两者进行研究促进T-Kernel在国内嵌入式领域的发展。同时，T-Kernel内部调度机制存在着优先级反转缺陷，优先级反向使得高优先级任务的执行时间无法预测，增加了实时系统的不确定性。早期的解决协议较好地解决了优先级反转问题，但同时也存在着自身不足之处。 针对T-Kernel存在的缺陷，在深入研究相关协议的基础上，本论文提出了一种新的改进的优先级继承协议。该协议设置超时保护机制，避免任务在获取信号量时长时间的阻塞，结合Havender提出的“有序资源使用法”防止死锁发生，给出该协议的分析过程，并把该协议结合到T-Kernel中。在这个基础之上，建立研究开发平台；针对硬件设备，研究引导程序的执行原理，实现系统的引导程序；构建T-Kennel内核；移植内核到开发板；最后对T-Kernel的启动过程进行了详细的分析。 T-Kernel在ARM上的移植研究，为嵌入式系统开发的提供了一种开发流程，同时对于T-Kernel的启动过程的分析，为以后的应用程序开发提供了一个接口；对于T-Kernel存在的优先级反转问题的解决，可以改进T-Kernel的实时性和灵活性，同时为实时系统的性能改进提供了参考。
上传时间： 2013-04-24
上传用户：shangdafreya
JPEG2000是由ISO/ITU-T组织下的IEC JTC1/SC29/WG1小组制定的下一代静止图像压缩标准.与JPEG(Joint Photographic Experts Group)相比,JPEG2000能够提供更好的数据压缩比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多种特性使得它具有广泛的应用前景.但是,JPEG2000是一个复杂编码系统,目前为止的软件实现方案的执行时间和所需的存储量较大,若想将JPEG2000应用于实际中,有着较大的困难,而用硬件电路实现JPEG2000或者其中的某些模块,必然能够减少JPEG200的执行时间,因而具有重要的意义.本文首先简单介绍了JPEG2000这一新的静止图像压缩标准,然后对算术编码的原理及实现算法进行了深入的研究,并重点探讨了JPEG2000中算术编码的硬件实现问题,给出了一种硬件最优化的算术编码实现方案.最后使用硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器传输级(Register Transfer Level,RTL描述了该硬件最优化的算术编码实现方案,并以Altera 20K200E FPGA为基础,在Active-HDL环境中进行了功能仿真,在Quartus Ⅱ集成开发环境下完成了综合以及后仿真,综合得到的最高工作时钟频率达45.81MHz.在相同的输入条件下,输出结果表明,本文设计的硬件算术编码器与实现JPEG2000的软件:Jasper[2]中的算术编码模块相比,处理时间缩短了30﹪左右.因而本文的研究对于JPEG2000应用于数字监控系统等实际应用有着重要的意义.
上传时间： 2013-05-16
上传用户：671145514
该文就多媒体信息的主体之一-图像信号的压缩和解压进行了分析,并结合实际课题所设计的数字图像监控系统对其中的图像解码过程进行了软硬件的实现.首先我们在ANALOG DEVICE公司的ADSP-2189上进行了解码系统的验证,就解码输出的质量进行了主观评价.通过软件仿真,我们还进一步得到了解码过程中,哪些指令占用较多的指令执行时间,哪些指令会成为硬件实现时的瓶颈.它为我们的FPGA优化设计提供了理论上的依据.综合考虑设计方案的复杂程度、系统规模、系统时延、器件成本等各项因素,通过对各种FPGA器件性能与开发工具的选择比较,决定选用Altera公司的FLEX10K器件来做最终的硬件实现.它不仅为图像解码系统的ASIC实现做了一定的理论分析和技术准备,也为FPGA技术在数字信号处理领域的应用开辟了新的研究方向.在硬件设计过程中,根据FPGA技术的优点,采用"自上而下"和"自下而上"相结合的设计方法,将整个系统进行功能模块分割并分别实现.所有处理模块均采用VERILIG语言编写,对其中的主要模块都进行了优化设计.通过这些优化不仅提高了解压性能,还减少了处理时间和所占用的硬件空间.最后通过仿真表明了所实现的图像解码系统具有良好的性能,具有一定的使用价值.
上传时间： 2013-06-26
上传用户：再见大盘鸡
概述 P89LPC915/916/917是一款低成本的14脚和16脚单片微控制器。它们采用高性能的处理器结构，指令执行时间只需2到4个时钟周期。6倍于标准80C51器件。P89LPC915/916/917集成了许多系统级的功能，这样可大大减少元件的数目和电路板面积并降低系统的成本。
上传时间： 2013-10-27
上传用户：喵米米米
摘要：针对新一代高性能单时钟／机器周期的ＳＴＣ１２Ｃ系列单片机由于执行速度远高于传统的５１单片机而不能直接使用原有单片机程序的问题，采用Ｋｅｉｌ软件的性能分析器来计算Ａｔｍｅｌ单片机的执行时间；通过手工计算修改程序段的执行时间，使ＳＴＣ１２Ｃ系列单片机的执行时间满足数字温度传感器ＤＳ１８Ｂ２０的时序要求。测试结果表明ＳＴＣ１２Ｃ２０５２能正确读取ＤＳ１８Ｂ２０的温度转换值，此方法对于具有时序要求的可编程器件的使用具有一定的参考价值。关键词：ＳＴＣ１２Ｃ单片机；ＤＳ１８Ｂ２０；时序；编程
上传时间： 2013-11-19
上传用户：nairui21
主要功能和特性 1 支持串口的仿真功能 2 串口中断用户可以使用 3 不占用定时器 2 4 完全仿真 p0 p2 口 5 支持 89C52 等嵌入式 CPU仿真 6 占用用户堆栈 2 个字节 7 占用 1 条 I/O : P3.5 8 ISP 在线编程,在线下载 9 仿真频率最高 33 兆 10 支持同时最多 10 个断点 11 支持单步,断点,全速运行 12 支持汇编,c 语言,混合调试 13 支持 KEIL C51 的 IDE 开发仿真环境 UV1 UV2 (V5.20 V6.02 V6.10 V6.12 V6.14) 14 单步执行时间(60 毫秒) 15 程序代码载入(可以重复装载,无需预先擦除用户程序空间) 16 SFR 读取速度(128 个)200 毫秒 17 跟踪记录(trace record)256 条 18 可以仿真标准的 89c51 89c52 89c58 等 51 内核的单片机仿真
上传时间： 2013-10-24
上传用户：ddddddos
概述 P89LPC932A1是一款单片封装的微控制器，适合于许多要求高集成度、低成本的场合。可以满足多方面的性能要求。P89LPC932A1采用了高性能的处理器结构，指令执行时间只需2到4个时钟周期。6倍于标准80C51器件。P89LPC932A1集成了许多系统级的功能，这样可大大减少元件的数目、电路板面积以及系统的成本。
上传时间： 2014-12-27
上传用户：caoyuanyuan1818
概要 HT47C20是高效率、精简指令集的八位单片机，其所有指令执行时间为1或2个指令周期，并采用2级流水线结构，使运行速度提高，特别适用于多种LCD低功率的产品，例如：电子计算机、时钟计数器、游戏产品、电子秤、玩具、温度计、湿度计、体温计、电容测量仪、以及其它掌上型LCD产品。
上传时间： 2013-10-31
上传用户：PresidentHuang
