执行时间
共 101 篇文章
执行时间 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 101 篇文章，持续更新中。
测试程序运行时间
适用于代码性能优化项目，用于精准测量程序执行时间，帮助开发者识别瓶颈。支持多种编程语言，操作简单且可集成到开发流程中。
LabVIEW编程中的定时
在自动化测试和数据采集项目中，精确控制执行时间至关重要。此文档深入探讨了LabVIEW编程环境下定时功能的多种实现方式，包括使用定时循环、等待函数以及事件结构等技术手段来满足不同场景下的需求。无论是初学者还是经验丰富的开发者都能从中获得宝贵的知识，提升程序的时间管理能力。
ATtiny2313中文资料
ATtiny2313是基于增强的AVR RISC结构的低功耗8位CMOS微控制器。由于其先进的指
令集以及单时钟周期指令执行时间， ATtiny2313 的数据吞吐率高达1 MIPS/MHz
一种支持DSP条件执行指令的编译框架
· 摘要： 为克服条件跳转指令的缺陷,新一代超长指令字(VLIW)体系结构的数字信号处理器(DSP)提供了对条件执行指令的支持.为使得此类指令的优势得以充分发挥,该文设计并实现了一种基于hyperblock区域结构的编译框架.实验结果表明,该框架很好地提高了指令级并行度(ILP),减少了指令执行时间.
ATMEGA32中文资料
产品特性
• 高性能、低功耗的 8 位AVR® 微处理器
• 先进的RISC 结构
– 131 条指令 – 大多数指令执行时间为单个时钟周期
– 32个8 位通用工作寄存器
– 全静态工作
– 工作于16 MHz 时性能高达16 MIPS
– 只需两个时钟周期的硬件乘法器
• 非易失性程序和数据存储器
– 32K 字节的系统内可编程Flash
擦写寿命: 10,000 次
–
LM3S系列 计算一段程序的执行时间
LM3S系列SysTick例程：计算一段程序的执行时间
基于时间仿真模型的DSP软件仿真系统
· 摘要： 针对目前的DSP软件仿真工具在脱离硬件系统连接的情况下,不能获得较为准确的仿真运行时间的问题,以DSP软件仿真环境的开发为背景,提出一个时间仿真模型.分析了影响时间仿真模型的多种因素,通过软件建模,结合具体的一款DSP(TMS320F2812)给出了基于DSP的时间仿真模型,并搭建了一个DSP软件仿真系统.通过软件仿真,获得了与相应硬件的真实执行时间拟和度较高的仿
基于TMS320C67x_DSP的代码优化
·摘要： 与传统的软件开发不同,DSP软件开发不仅要求软件能够满足具体的功能需求,而且对软件的内存需求和MIPS需求有着严格的要求.为了满足这些要求,软件开发后通常还需代码优化.该文着重介绍了一些能有效减少程序内存需求、加快程序执行的代码优化方法.仿真实验表明,从代码量和执行时间两方面使代码运行效率得到了提高.
一种基于谓词执行优化技术的寄存器分配算法
· 摘要： 对采用谓词执行优化技术后的编译代码,为了更高效地进行寄存器分配,首先介绍了Sias等人提出的一种基于二进制决策图(BDD)的谓词分析系统;然后在其基础上,对传统寄存器分配算法进行改进,给出了一种建立精化干涉图的新算法;最后将算法在学院研制的YHFT-DSP?700芯片的编译器上实现,实验结果表明,减少了所需寄存器数目,缩短了代码执行时间,获得了较好的性能提高.&n
TI_C6200系列DSP代码优化技术研究
· 摘要： DSPs是目前流行的数字信号处理器件,应用非常广泛.分析指出软件流水是实现TMS320C6200高速算法的关键,该文详细介绍了进行代码优化实现软件流水的方法、步骤.以具体程序为例进行了说明,并给出了代码优化前后执行时间的对比分析.
窗函数看门狗电路增强微处理器的监控功能
微处理器在运行风险性高或对安全性要求较高的操作程序时， 要求配备高可靠性的监控电路， 以确保及时检测故障状态并加以纠正。高风险操作有两种不同定义：一是执行时间超过允许时限，二是出错之后修复的代价十分昂
FPGA远程实验服务的研究与设计
Internet的普及，多媒体技术，虚拟仪器技术以及计算机仿真技术的出现使得远程教育得到了长足的发展。面对高校学生数量的急剧增加，实验室设备昂贵、实验资源满足不了当前需要的情况，远程实验的建立能够很好地利用有限的资源，满足实验教学的需要。本课题源于学校网络环境下计算机硬件实验新模式的研究。
本文描述并实现的基于WSRF(Web Service Resource Framework)的FPG
基于资源回收的容错单调比率调度
<P>【摘要】基于时间冗余的容错实时调度算法，其可调度条件是以任务的最坏执行时间和为任务预留容错操作的时间为分析基础，且任务拒绝率高，系统资源利用率低。该文提出的基于资源回收的容错单调比率调度，以容错
树型网格计算环境下的自适应任务调度算法
提出一种基于树型计算网格的自适应调度算法，实现对小粒度独立任务和用户大作业的自适应最优调度。通过对网格环境的实时<BR>检测，给出了基于节点负载状况、节点任务执行时间、任务传输时间和任务特性的自适应调
数字图像监控系统解码芯片的设计及其FPGA实现
该文就多媒体信息的主体之一-图像信号的压缩和解压进行了分析,并结合实际课题所设计的数字图像监控系统对其中的图像解码过程进行了软硬件的实现.首先我们在ANALOG DEVICE公司的ADSP-2189上进行了解码系统的验证,就解码输出的质量进行了主观评价.通过软件仿真,我们还进一步得到了解码过程中,哪些指令占用较多的指令执行时间,哪些指令会成为硬件实现时的瓶颈.它为我们的FPGA优化设计提供了理论上
JPEG2000算术编码的研究与FPGA实现
JPEG2000是由ISO/ITU-T组织下的IEC JTC1/SC29/WG1小组制定的下一代静止图像压缩标准.与JPEG(Joint Photographic Experts Group)相比,JPEG2000能够提供更好的数据压缩比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多种特性使得它具有广泛的应用前景.但是,JPEG2000是一个复杂编码系统,目前为止的软件实现
atmega8l.rar
atmega8详细资料产品特性
• 高性能、低功耗的 8 位AVR® 微处理器
• 先进的RISC 结构
– 130 条指令 – 大多数指令执行时间为单个时钟周期
基于ARM的TKernel系统移植研究
T-Kernel作为一种嵌入式操作系统，由于实时性和开源性，在嵌入式操作系统领域中的应用越来越广泛。ARM是一款比较好的微处理器，T-Kernel在ARM上的应用研究基本上是空白，所以结合两者进行研究促进T-Kernel在国内嵌入式领域的发展。同时，T-Kernel内部调度机制存在着优先级反转缺陷，优先级反向使得高优先级任务的执行时间无法预测，增加了实时系统的不确定性。早期的解决协议较好地解决了优
二维DCT/IDCT处理核的FPGA设计与实现
离散余弦变换(DCT)及其反变换(IDCT)在图像编解码方面应用十分广泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等国际标准所采用。由于其计算量较大，软件实现往往难以满足实时处理的要求，因而在很多实际应用中需要采用硬件设计的DCT/IDCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的8×8二维DCT/IDCT处理核的硬件实现。 本文首先介
基于VxWorks的密度反馈控制系统的基本性能分析
<P>从任务执行时间和实时性两个方面分析了基于Windows与VxWorks双操作系统的HT一7超导托卡马克装置上等离子体密度反馈控制系统(DFCS)的特点，并和基于Windows与Linux下的系统