ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
简单振荡器
上传时间： 2013-10-11
上传用户：yt1993410
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
在Pro/ENGINEER中，当创建或处理非实体曲面时，使用的是面组。面组代表相连非实体曲面的“拼接体”。面组可能由单个曲面或一个曲面集合组成。 面组包含了描述所有组成面组的曲面的几何信息，和面组曲面的“缝合”（连接或交截）方法信息。一个零件包含多种面组。通过使用“曲面特征”创建或处理面组。 使用曲面功能 从“特征类”菜单中选择“曲面”，显示“面组曲面”还是“曲面选项”菜单，取决于模型中是曲面还是曲线。如果曲面特征或基准曲线存在于模型中，系统将显示“曲面选项”菜单，它可用于创建新曲面。 也可以通过“插入”菜单来使用多数曲面命令。 命名面组可以使用命令序列“设置”/“名称”/“其它”，为整个面组或单独的曲面分配名称。然后可以使用“获得选取”中的“按菜单选取”选项，按名称选择已命名的面组或曲面。
上传时间： 2013-11-04
上传用户：gxrui1991
摘要：本装置主要以AVR单片机为核心，通过SG3 5 25芯片完成DC-DC稳压电路，有单片机产生的SPWM波形完成DC-AC逆变并网。SPWM波形，经光耦将主电路与控制电路隔离后将信号由一个非门变为两路互~bSPWM波形作为IR2110驱动芯片的输入，两个IR2110输出控制逆变环节的MOS管导通。使整个系统能够稳定的工作规定范围内，通过采样环节，可以做到实时的调整。也可以通过采样电流的信号对系统的过电流进行保护，设置了欠电压工作点，通过这些环节，使系统在出现故障后能够有良好的保护。
上传时间： 2013-11-07
上传用户：cange111
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
a_bit equ 20h ;个位数存放处 b_bit equ 21h ;十位数存放处 temp equ 22h ;计数器寄存器 star: mov temp,#0 ;初始化计数器 stlop: acall display inc temp mov a,temp cjne a,#100,next ;=100重来 mov temp,#0 next: ljmp stlop ;显示子程序 display: mov a,temp ;将temp中的十六进制数转换成10进制 mov b,#10 ;10进制/10=10进制 div ab mov b_bit,a ;十位在a mov a_bit,b ;个位在b mov dptr,#numtab ;指定查表启始地址 mov r0,#4 dpl1: mov r1,#250 ;显示1000次 dplop: mov a,a_bit ;取个位数 MOVC A,@A+DPTR ;查个位数的7段代码 mov p0,a ;送出个位的7段代码
上传时间： 2013-11-06
上传用户：lx9076
P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。再看图的右边，标号 为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。
上传时间： 2014-01-13
上传用户：fandeshun
74系列选型参考 00 四2 输入与非门01 四2 输入与非门（OC）02 四2 输入与非门03 四2 输入与非门（OC）04 六反相器05 六反相器（OC）06 六高压输出反相缓冲器/驱动器（OC，30V）07 六高压输出缓冲器/驱动器（OC，30V）08 四2 输入与门09 四2 输入与门（OC）10 三3 输入与非门11 三3 输入与门12 三3 输入与非门（OC）13 双4 输入与非门（有施密特触发器）14 六反相器（有施密特触发器）
上传时间： 2013-10-28
上传用户：rocketrevenge
水位监测报警系统(电子设计竞赛题目):本系统以数字电路与模拟电路结合组成，通过主控电路把模拟信号转化为数字信号，然后把数字信号传输给各个部分分别处理后进行显示与警报。该系统设计新颖、简易，灵敏度高，工作稳定，能够自动检测与显示当前水位、高低水位报警等功能。 关键字：水位报警系统 数字模拟电路 编码译码驱动本系统是以双向模拟开关CD4066芯片为主导，辅以编码驱动、译码驱动等等一系列COMS芯片组成主控电路。在这里我们选用的编码驱动跟译码驱动分别是74LS147和4511BD，门电路芯片有非门74LS04，与非门4011。 该电路具有兼顾多种功能的特点，其能给出高低水位声光提示、能显示当前水位的高度等。并且该电路工作稳定性强，效率高，具有可动性，在现实生活中也能够得到灵活运用，例如在水库，家庭水塔等方面都可以应用。在设计本电路过程中，我们主要往生活实用的方向来设计，该电路结构简易，避免引入多种集成复杂电路模块，使人一看就不会觉得复杂难懂而感到头痛。
上传时间： 2013-11-23
上传用户：15071087253
