VHDL设计的ds18b20的测温程序
VHDL设计的ds18b20的测温程序,欢迎测试请不要直接复制,可能不好显示。...
VHDL设计的ds18b20的测温程序,欢迎测试请不要直接复制,可能不好显示。...
多路18b20测温显示系统,可同时测量n个第三18b20...
基于FPGA的键盘扫描模块的设计实现,感兴趣的请下载...
CPLD在交流电机控制系统中的测速应用,里面有一段程序,希望有帮助...
Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。...