近年来，大容量数据存储设备主要是机械硬盘，机械硬盘采用机械马达和磁片作为载体，存在抗震性能低、高功耗和速度提升难度大等缺点。固态硬盘是以半导体作为存储介质及控制载体，无机械装置，具有抗震、宽温、无噪、可靠和节能等特点，是目前存储领域所存在问题的解决方案之一。本文针对这一问题，设计基于FPGA的固态硬盘控制器，实现数据的固态存储。 文章首先介绍硬盘技术的发展，分析固态硬盘的技术现状和发展趋势，阐述课题研究意义，并概述了本文研究的主要内容及所做的工作。然后从分析固态硬盘控制器的关键技术入手，研究了SATA接口协议和NANDFLASH芯片特性。整体设计采用SOPC架构，所有功能由单片FPGA完成。移植MicroBlaze嵌入式处理器软核作为主控制器，利用Verilog HDL语言描述IP核形式设计SATA控制器核和NAND FLASH控制器核。SATA控制器核作为高速串行传输接口，实现SATA1.0协议，根据协议划分四层模型，通过状态机和逻辑电路实现协议功能。NAND FLASH控制器核管理NANDFLASH芯片阵列，将NAND FLASH接口转换成通用的SRAM接口，提高访问效率。控制器完成NAND FLASH存储管理和纠错算法，实现数据的存储和读取。最后完成固态硬盘控制器的模块测试和整体测试，介绍了测试方法、测试工具和测试流程，给出测试数据和结果分析，得出了验证结论。 本文设计的固态硬盘控制器，具有结构简单和稳定性高的特点，易于升级和二次开发，是实现固态硬盘和固态存储系统的关键技术。
上传时间： 2013-05-28
上传用户：sssnaxie
并行总线PATA从设计至今已快20年历史，如今它的缺陷已经严重阻碍了系统性能的进一步提高，已被串行ATA(Serial ATA)即SATA总线所取代。SATA作为新一代磁盘接口总线，采用点对点方式进行数据传输，内置数据/命令校验单元，支持热插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的传输速度。目前SATA已在存储领域广泛应用，但国内尚无独立研发的面向FPGA的SATAIP CORE，在这样的条件下设计面向FPGA应用的SATA IP CORE具有重要的意义。 本论文对协议进行了详细的分析，建立了SATA IP CORE的层次结构，将设备端SATA IP CORE划分成应用层、传输层、链路层和物理层；介绍了实现该IPCORE所选择的开发工具、开发语言和所选用的芯片；在此基础上着重阐述协议IP CORE的设计，并对各个部分的设计予以分别阐述，并编码实现；最后进行综合和测试。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)实现了1.5Gbps的串行传输链路；设计满足协议需求、适合FPGA设计的并行结构，实现了多状态机的协同工作：在高速设计中，使用了流水线方法进行并行设计，以提高速度，考虑到系统不同部分复杂度的不同，设计采用部分流水线结构；采用在线逻辑分析仪Chipscope pro与SATA总线分析仪进行片上调试与测试，使得调试工作方便快捷、测试数据准确；严格按照SATA1.0a协议实现了SATA设备端IP CORE的设计。 最终测试数据表明，本论文设计的基于FPGA的SATA IP CORE满足协议需求。设计中的SATA IP CORE具有使用方便、集成度高、成本低等优点，在固态电子硬盘SSD(Solid-State Disk)开发中应用本设计，将使开发变得方便快捷，更能够适应市场需求。
上传时间： 2013-06-21
上传用户：xzt
近年来，语音识别研究大部分集中在算法设计和改进等方面，而随着半导体技术的高速发展，集成电路规模的不断增大与各种研发技术水平的不断提高，新的硬件平台的推出，语音识别实现平台有了更多的选择。语音识别技术在与DSP、FPGA、ASIC等器件为平台的嵌入式系统结合后，逐渐向实用化、小型化方向发展。 本课题通过对现有各种语音特征参数与孤立词语音识别模型进行研究的基础上，重点探索基于动态时间规整算法的DTW模型在孤立词语音识别领域的应用，并结合基于FPGA的SOPC系统，在嵌入式平台上实现具有较好精度与速度的孤立词语音识别系统。 本系统整体设计基于DE2开发平台,采用基于Nios II的SOPC技术。采用这种解决方案的优点是实现了片上系统，减少了系统的物理体积和总体功耗；同时系统控制核心都在FPGA内部实现，可以极为方便地更新和升级系统，大大地提高了系统的通用性和可维护性。 此外，由于本系统需要大量的高速数据运算，在设计中作者充分利用了Cyclone II芯片的丰富的硬件乘法器，实现了语音信号的端点检测模块，FFT快速傅立叶变换模块，DCT离散余弦变换模块等硬件设计模块。为了提高系统的整体性能，作者充分利用了FPGA的高速并行的优势，以及配套开发环境中的Avalon总线自定义硬件外设，使系统处理数字信号的能力大大提高，其性能优于传统的微控制器和普通DSP芯片。 本论文主要包含了以下几个方面： （1）结合ALTERA CYCLONE II芯片的特点，确定了基于FPGA语音识别系统的总体设计，在此基础上进行了系统的软硬件的选择和设计。 （2）自主设计了纯硬件描述语言的驱动电路设计，完成了高速语音采集的工作，并且对存储数据芯片SRAM中的原始语音数据进行提取导入MATLAB平台测试数据的正确性。整个程序测试的方式对系统的模块测试起到重要的作用。 （3）完成高速定点256点的FFT模块的设计，此模块是系统成败的关键，实现高速实时的运算。 （4）结合SOPC的特性，设计了人机友好接口，如LCD显示屏的提示反馈信息等等，以及利用ALTERA提供的一些驱动接口设计完成用户定制的系统。 （5）进行了整体系统测试，系统可以较稳定地实现实时处理的目的，具有一定的市场潜在价值。
上传时间： 2013-05-23
上传用户：ABCD_ABCD
近年来，以FPGA为代表的数字系统现场集成技术取得了快速的发展，FPGA不但解决了信号处理系统小型化、低功耗、高可靠性等问题，而且基于大规模FPGA单片系统的片上可编程系统(SOPC)的灵活设计方式使其越来越多的取代ASIC的市场。传统的通用信号处理系统使用DSP作为处理核心，系统的可重构型不强，FPGA解决了这一问题，并且现有的FPGA中，多数已集成DSP模块，结合FPGA较强的信号并行处理特性使其与DSP信号处理能力差距很小。因此，FPGA作为处理核心的通用信号处理系统具有很强的可实施性。 @@ 基于上述要求，作者设计和完成了一个基于多FPGA的通用实时信号处理系统。该系统采用4片XC3SD1800A作为处理核心，使用DDR2 SDRAM高速存储实时数据。作者通过全面的分析，设计了核心板、底板和应用板分离系统架构。该平台能够根据实际需求进行灵活的搭配，核心板之间的数据传输采用了LVDS(低电压差分信号)技术，从而使得数据能够稳定的以非常高的速率进行传输。 @@ 本系统属于高速数字电路的设计范畴，因此必须重视信号完整性的设计与分析问题，作者根据高速电路的设计惯例和软件辅助设计的方法，在分析和论证了阻抗控制、PCB堆叠、PCB布局布线等约束的基础上，顺利地完成了PCB绘制与调试工作。 @@ 作为系统设计的重要环节，作者还在文中研究了在系统设计过程中出现的电源完整性问题，并给出了解决办法。 @@ LVDS高速数据通道接口和DDR2存储器接口设计决定本系统的使用性能，本文基于所选的FPGA芯片进行了详细的阐述和验证。并结合系统的核心板和底板，完成了应用板，视频图像采集、USB、音频、LCD和LED矩阵模块显示等接口的设计工作，对其中的部分接口进行了逻辑验证。 @@ 经过测试，该通用的信号处理平台具有实时性好、通用性强、可扩展和可重构等特点，能够满足当前一些信号处理系统对高速、实时处理的要求，可以广泛应用于实时信号处理领域。通过本平台的研究和开发工作，为进一步研究和设计通用、实时信号处理系统打下了坚实的基础。 @@关键词：通用实时信号处理；FPGA；信号完整性；DDR2；LVDS
上传时间： 2013-05-27
上传用户：qiaoyue
高速数据采集系统在信号检测、雷达、图像处理、网络通信等领域有广泛应用，不同的应用要求使用不同的总线和不同的设计，但是，无论基于何种应用，其设计的关键在接口的实现上。 @@ 随着cPCI总线技术的发展，cPCI总线逐渐代替了PCI总线、VME总线，成为测控领域中最受人们青睐的总线形式。 @@ 为满足高速采集过程中数据传输速度的要求和采集卡与PC机连接的机械强度的要求，本论文提出设计基于cPCI总线接口的数据采集系统。设计中利用单片FPGA芯片实现PCI协议，代替传统的FIFO芯片和串并转换芯片，并完成对模拟电路的控制功能；并提出将应用程序中的一部分数据读写操作放入动态链接库中，减少因应用程序反复调用驱动程序而造成的资源浪费和时间的延迟。 @@ 通过分析PCI总线协议，理解高频数字电路设计方法和高速数据采集原理，本文开发了基于cPCI接口的高速数据采集系统。经过综合测试和现场应用验证表明，采集系统已达到了要求的性能指标。 @@关键词：FPGA；数据采集系统；cPCI； PC
上传时间： 2013-07-08
上传用户：ikemada
由于移动环境的复杂性，无线信号在发送传输和接收过程中有很明显的衰落现象，特别是在高频无线通信中，多径衰落或频率选择性衰落对无线信号的干扰最为严重。通过分集接收技术，Rake接收机在CDMA移动通信系统中抗多径衰落效果尤为明显。作为一种新颖的多址接入方式，多载波CDMA充分利用了OFDM最优频率利用率以及CDMA的多址和频率分集，且系统容量和抗符号间干扰性能明显优于传统的单载波CDMA。这些特性使得多载波CDMA成为未来的宽带无线通信系统最有希望的候选。 @@ 本文研究了一种多载波扩频通信系统，介绍了其Rake接收机工作原理和设计思想，进行了理论仿真并用FPGA予以实现。 @@ 本文首先介绍了移动通信系统的发展历史以及OFDM和CDMA技术原理，并描述了OFDM和CDMA结合的三种系统（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系统模型；接着，介绍了目前影响移动通信的主要衰落以及Rake接收机基本原理及其作用。多径信号的每路信号都可能含有可以利用的信息，Rake接收机就是通过多个相关接收器接收多径信号中各路信号，通过信道估计和信道补偿消去信道因子的附加相位，并把他们合并在一起，以此来改善信号的信噪比和系统的可靠性；在此基础上，论文提出了一种多载波扩频通信系统的实现方案，并详细介绍了其Rake接收机实现原理，给出了最大比合并时各种分径数目下系统误码率的仿真图；最后介绍了此方案中Rake接收机的FPGA硬件实现设计方案及其系统 测试结果。@@ 仿真结果显示出随着分集径数的增加，系统的误码率显著降低。表明Rake接收机抗多径衰落效果显著，且在多载波CDMA系统中其分集效果更好，实现相对简单。最终Rake接收机的FPGA实现结果同理论仿真一致，时序通过，资源耗费不大，具有较大的实用价值。 @@关键词：多载波扩频通信，CDMA，Rake接收机，FPGA
上传时间： 2013-07-25
上传用户：axxsa
同步是移动通信领域中的关键技术，是保障通信初始和进行的必要过程，对系统的性能影响重大。纵观移动通信系统的发展史，同步技术自始至终都是人们研究的热点。 @@ WCDMA作为第三代移动通信无线接口标准之一，已经在全世界范围内得到了商用。小区搜索是WCDMA的重要物理层过程，是实现下行移动台和基站间同步的重要手段。 @@ 作为ASIC领域的一种半定制电路，现场可编程门阵列（FPGA）既解决了全定制电路不能修改的不足，又解决了原有可编程器件容量有限的问题。FPGA以其强大的现场可编程能力和开发速度优势，逐渐成为ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 @@ 因此，研究WCDMA同步算法及其在FPGA中的实现与验证是具有理论和现实意义的。本文首先介绍了WCDMA物理层基础，接着详细讨论了WCDMA主同步、辅同步和导频同步的原理，介绍了前两步同步的改进型算法和证明，并和传统相关算法在资源和实现复杂度方面进行了比较，给出了下行同步的浮点仿真结果和分析。之后，深入讨论了下行同步的FPGA （V4-SX-35）实现方案、运算流程和模块间的接口设计。最后，介绍了下行同步的FPGA验证方法。 @@ 本文较为深入的讨论了WCDMA下行同步的算法和FPGA实现方案，给出了理论分析和仿真、实验结果。并在低复杂度和资源开销条件下，完成了FPGA的硬件设计和片上测试，达到了系统的性能指标。 @@关键词：WCDMA；同步；小区搜索；FPGA
上传时间： 2013-04-24
上传用户：wsm555
随着半导体制造技术不断的进步，SOC(System On a Chip)是未来IC产业技术研究关注的重点。由于SOC设计的日趋复杂化，芯片的面积增大，芯片功能复杂程度增大，其设计验证工作也愈加繁琐。复杂ASIC设计功能验证已经成为整个设计中最大的瓶颈。 使用FPGA系统对ASIC设计进行功能验证，就是利用FPGA器件实现用户待验证的IC设计。利用测试向量或通过真实目标系统产生激励，验证和测试芯片的逻辑功能。通过使用FPGA系统，可在ASIC设计的早期，验证芯片设计功能，支持硬件、软件及整个系统的并行开发，并能检查硬件和软件兼容性，同时还可在目标系统中同时测试系统中运行的实际软件。FPGA仿真的突出优点是速度快，能够实时仿真用户设计所需的对各种输入激励。由于一些SOC验证需要处理大量实时数据，而FPGA作为硬件系统，突出优点是速度快，实时性好。可以将SOC软件调试系统的开发和ASIC的开发同时进行。 此设计以ALTERA公司的FPGA为主体来构建验证系统硬件平台，在FPGA中通过加入嵌入式软核处理器NIOS II和定制的JTAG(Joint Test ActionGroup)逻辑来构建与PC的调试验证数据链路，并采用定制的JTAG逻辑产生测试向量，通过JTAG控制SOC目标系统，达到对SOC内部和其他IP(IntellectualProperty)的在线测试与验证。同时，该验证平台还可以支持SOC目标系统后续软件的开发和调试。 本文介绍了芯片验证系统，包括系统的性能、组成、功能以及系统的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC验证系统的硬件平台，提出了验证系统的总体设计方案，重点对验证系统的数据链路的实现进行了阐述；详细研究了嵌入式软核处理器NIOS II系统，并将定制的JTAG逻辑与处理器NIOS II相结合，构建出调试与验证数据链路；根据芯片验证的要求，设计出软核处理器NIOS II系统与PC建立数据链路的软件系统，并完成芯片在线测试与验证。 本课题的整体任务主要是利用FPGA和定制的JTAG扫描链技术，完成对国产某型DSP芯片的验证与测试，研究如何构建一种通用的SOC芯片验证平台，解决SOC验证系统的可重用性和验证数据发送、传输、采集的实时性、准确性、可测性问题。本文在SOC验证系统在芯片验证与测试应用研究领域，有较高的理论和实践研究价值。
上传时间： 2013-05-25
上传用户：ccsp11
人脸自动识别技术是模式识别、图像处理等学科的一个最热门研究课题之一。随着社会的发展,各方面对快速有效的自动身份验证的要求日益迫切，而人脸识别技术作为各种生物识别技术中最重要的方法之一，已经越来越多的受到重视。对于具有实时，快捷，低误识率的高性能算法以及对算法硬件加速的研究也逐渐展开。 本文详细分析了智能人脸识别算法原理，发展概况和前景，包括人脸检测算法，人眼定位算法，预处理算法，PCA和ICA 算法，详细分析了项目情况，系统划分，软硬件平台的资源和使用。并在ISE软件平台上，用硬件描述语言(verilog HDL)对算法部分严格按照FPGA代码风格进行了RTL 硬件建模，并对C++算法进行了优化处理，通过仿真与软件算法结果进行比对，评估误差，最后在VirtexII Pro FPGA 上进行了综合实现。 主要研究内容如下： 首先，对硬件平台xilinx的VirtexII Pro FPGA 上的系统资源进行了描述和研究，对存储器sdram,RS-232 串口，JTAG 进行了研究和调试，对Coreconnect的OPB总线仲裁机理进行了两种算法的比较，RTL 设计，仿真和综合。利用ISE和VC++软件平台，对verilog和C++算法进行同步比较测试，使每步算法对应正确的结果。对软硬件平台的合理使用使得在项目中能尽可能多的充分利用硬件资源，制板时正确选型，以及加快设计和调试进度。其次，对人脸识别算法流程中的人脸检测，人眼定位，预处理，识别算法分别进行了比较研究，选取其中各自性能最好的一种算法对其原理进行了分析讨论。人脸检测采用adaboost 算法，因其速度和精度的综合性能表现优异。人眼定位采用小块合并算法，因为它具有快速，准确，弱时实的特点。预处理算法采用直方图均衡加平滑的算法，简单，高效。 识别算法采用PCA 加ICA 算法，它能最大的弱化姿态和光照对人脸识别的影响。 最后，使用Verilog HDL 硬件描述语言进行算法的RTL 建模，在C++算法的基础上，保证原来效果的前提下，根据FPGA 硬件特点对算法进行了优化。视频输入输出是人脸识别的前提，它提供FPGA 上算法需要处理的数据，预处理算法在C++算法的基础上进行了优化，最大的减少了运算量，提高了运算速度，16 位计算器模块使得在算法实现时可以根据系统要求，在FPGA的ip 核和自己设计的模块之间选择性能更好的一个来调用，FIFO的设计提供同步和异步时钟域的数据缓存。设计在ISE和VC++软件平台同时进行，随时对verilog和C++数据进行监测和比对。全部设计模块通过仿真，达到预定的性能要求，并在FPGA 上综合实现。
上传时间： 2013-07-13
上传用户：李梦晗
近红外光谱法是血液成分无创检测方法中的热点，也是取得成果最多的方法之一。但是，个体差异和测量条件是影响近红外光谱血液成分无创检测的一个较突出的问题。而动态光谱法就是针对这个问题而提出的一种全新的近红外无创血液成分浓度检测方法。它从原理上消除了个体差异和测量条件等对光谱检测的影响，为基于近红外光谱法的血液成分无创检测方法进入临床应用去除了一个较为关键的障碍。因此，本文根据动态光谱检测原理设计了基于FPGA的动态光谱数据采集系统。 在分析了动态光谱数据采集系统的性能要求后，采用DALSA的高性能线阵CCD IL-C6-2048C作为光电转换器件；根据CCD输出数据的高速度和信号微弱及含有噪声等特点，选用了高速、高精度、并带有相关双采样芯片的图像处理芯片AD9826作为模数转换器件；以FPGA及其内嵌的NIOSⅡ处理器作为核心控制器，并用LabVIEW对采集得到的数据进行显示。 在FPGA中，利用Verilog HDL语言编写了CCD和AD9826的控制时序；利用两块双口RAM组成乒乓操作单元，实现高速数据的缓存，避免利用NiosⅡ处理器直接读取时的频繁中断。将NIOSⅡ处理器系统嵌入到FPGA中，实现整个系统的管理。NiOSⅡ处理器利用中断方式读取缓存单元中的数据、经对数变换后传递给计算机。其中缓存数据的读取及对数变换均采用自定义组件的方式将硬件单元添加到NIOSⅡ系统中，编程时直接调用。NIOSⅡ系统通过串口将处理后的数据传递给LabVIEW， LabVIEW对数据简单处理后显示，以实时观察采样数据是否正确。 最后对系统进行了实验测试，实验结果表明，系统能够很好的采集并显示数据，能够初步完成光信号的检测。
上传时间： 2013-04-24
上传用户：luyanping
