对弓网故障的检测是当今列车检测的一项重要任务。原始故障视频图像具有极大的数据量，使实时存储和传输故障视频图像极其困难。由于视频的数据量相当大，需要采用先进的视频编解码协议进行处理，进而实现检测现场的实时监控。 @@ H．264/AVC(Advanced Video Coding)作为MPEG-4的第10部分，因其具有超高的压缩效率、极好的网络亲和性，而被广泛研究与应用。H．264/AVC采用了先进的算法，主要有整数变换、1/4像素精度插值、多模式帧间预测、抗块效应滤波器和熵编码等。 @@ 本文使用硬件描述语言Verilog，以红色飓风 II开发板作为硬件平台，在开发工具QUARTUSII 6．0和MODELSIM_SE 6．1B环境中完成软核的设计与仿真验证。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作为核心芯片，实现视频图像采集、存储、显示以及实现H．264/AVC部分算法的基本系统。 @@ FPGA以其设计灵活、高速、具有丰富的布线资源等特性，逐渐成为许多系统设计的首选，尤其是与Verilog和VHDL等语言的结合，大大变革了电子系统的设计方法，加速了系统的设计进程。 @@ 本文首先分析了FPGA的特点、设计流程、verilog语言等，然后对静态图像及视频图像的编解码进行详细的分析，比如H．264/AVC中的变换、量化、熵编码等：并以JM10．2为平台，运用H．264/AVC算法对视频序列进行大量的实验，对不同分辨率、量化步长、视频序列进行编解码以及对结果进行分析。接着以红色飓风II开发板为平台，进行视频图像的采集存储、显示分析，其中详细分析了SAA7113的配置、CCD信号的A/D转换、I2C总线、视频的数字化ITU-R BT．601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计；最后运用verilog语言实现H．264/AVC部分算法，并进行功能仿真，得到预计的效果。 @@ 本文实现了整个视频信号的采集存储、显示流程，详细研究了H．264/AVC算法，并运用硬件语言实现了部分算法，对视频编解码芯片的设计具有一定的参考价值。 @@关键词：FPGA；H．264/AVC；视频；verilog；编解码
上传时间： 2013-04-24
上传用户：啦啦啦啦啦啦啦
介绍了基于Xilinx Spartan- 3E FPGA XC3S250E 来完成分辨率为738×575 的PAL 制数字视频信号到800×600 的VGA 格式转换的实现方法。关键词: 图像放大; PAL; VGA; FPGA 目前, 绝大多数监控系统中采用的高解析度摄像机均由47 万像素的CCD 图像传感器采集图像, 经DSP 处理后输出的PAL 制数字视频信号不能直接在VGA 显示器上显示, 而在许多场合需要在VGA 显示器上实时监视, 这就需要将隔行PAL 制数字视频转换为逐行视频并提高帧频, 再将每帧图像放大到800×600 或1 024×768。常用的图像放大的方法有很多种, 如最临近赋值法、双线性插值法、样条插值法等[ 1] 。由于要对图像进行实时显示, 本文采用一种近似的双线性插值方法对图像进行放大。随着微电子技术及其制造工艺的发展, 可编程逻辑器件的逻辑门密度有了很大提高, 现场可编程逻辑门阵列( FPGA) 有着逻辑资源丰富和可重复以及系统配置的灵活性, 同时随着微处理器、专用逻辑器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越来越强, 因此FPGA 在现代电子系统设计中发挥着越来越重要的作用。本课题的设计就是采用VHDL 描述, 基于FPGA 来实现的。
上传时间： 2013-12-03
上传用户：aa54
同步技术是跳频系统的核心。本文针对FPGA的跳频系统，设计了一种基于独立信道法，同步字头法和精准时钟相结合的快速同步方法，同时设计了基于双图案的改进型独立信道法，同步算法协议，协议帧格式等。该设计使用VHDL硬件语言实现，采用Altera公司的EP3C16E144C8作为核心芯片，并在此硬件平台上进行了功能验证。实际测试表明，该快速同步算法建立时间短、同步稳定可靠。
上传时间： 2013-10-27
上传用户：RQB123
设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。设计采用寄存器传输级（RTL）硬件描述语言（Verilog HDL），利用时分复用和流水线处理等技术，完成了方向滤波指纹图像增强算法在FPGA上的实现。整个系统通过了Modelsim的仿真验证并在Terasic公司的DE2平台上完成了硬件测试。设计共消耗了3716个逻辑单元，最高处理速度可达92.93MHz。以50MHz频率工作时，可在0.5s以内完成一幅256×256指纹图像的增强处理。
上传时间： 2013-11-06
上传用户：rishian
用matlab实现的基于LSB的数字水印算法。算法可以在BMP灰度图像中嵌入水印，水印信息为二值图像，并将其扩展到与原始图像同样大小，进行重复嵌入，提高鲁棒性。同时算法中给出了PSNR值以评价水印图像的效果，
上传时间： 2016-01-07
上传用户：yangbo69
图像是人类智能活动重要的信息来源之一，是人类相互交流和认识世界的主要媒体。随着信息高速公路、数字地球概念的提出，人们对图像处理技术的需求与日剧增，同时VLSI技术的发展给图像处理技术的应用提供了广阔的平台。图像处理技术是图像识别和分析的基础，所以图像处理技术对整个图像工程来说就非常重要，对图像处理技术的实现的研究也就具有重要的理论意义与实用价值，包括对传统算法的改进和硬件实现的研究。仿生算法的兴起为图像处理问题的解决提供了一条十分有效的新途径；FPGA技术的发展为图像处理的硬件实现提供了有效的平台。 @@ 本文在详细介绍邻域图像处理算法及其数据结构、遗传算法和蚁群算法基本原理的基础上，将其应用于图像增强和图像分割的图像处理问题之中，并将其用FPGA技术实现。论文中采用遗传算法自适应的确定非线性变换函数的参数对图像进行增强，在采用FPGA来实现的过程中先对系统进行模块划分，主要分为初始化模块、选择模块、适应度模块、控制模块等，然后利用VHDL语言描述各个功能模块，为了提高设计效率，利用IP核进行存储器设计，利用DSP Builder进行数学运算处理。时序控制是整个系统设计的核心，为尽量避免毛刺现象，各模块的时序控制都是采用单进程的Moore状态机实现的。在图像分割环节中，图像分割问题转换为求图像的最大熵问题，采用蚁群算法对改进的最大熵确定的适应度函数进行优化，并对基于FPGA和蚁群算法实现图像分割的各个模块设计进行了详细介绍。 @@ 对实验结果进行分析表明遗传算法和蚁群算法在数字图像处理中的使用明显改善了处理的效果，在利用FPGA实现遗传算法和蚁群算法的整个设计过程中由于充分发挥了FPGA的并行计算能力及流水线技术的应用，大大提高算法的运行速度。 @@关键词：图像处理；遗传算法；蚁群算法；FPGA
上传时间： 2013-06-03
上传用户：小火车啦啦啦
图像显示器是人类接受外部信息的重要手段之一。而立体显示则能再现场景的三维信息，提供场景更为全面、详实的信息，在医学、军事、娱乐具有广泛的应用前景。而现有的3D立体显示设备价格都比较贵，基于此，本人研究了基于SDRAM存储器和FPGA处理器的3D头盔显示设备并且设计出硬件和软件系统。该系统图像效果好，并且价格成本便宜，从而具有更大的实用性。本文完成的主要工作有三点： 1.设计了基于FPGA处理器和SDRAM存储器的3D头盔显示器。该方案有别于现有的基于MCU、DSP和其它处理芯片的方案。本方案能通过线性插值算法把1024×768的分辨率变成800×600的分辨率，并能实现120HZ图像刷新率，采用SDRAM作为高速存储器，并且采用乒乓操作，有别于其它的开关左右眼视频实现立体图像。在本方案中每时每刻都是左右眼视频同时输出，使得使用者感觉不到视频图像有任何闪烁，减轻眼睛疲劳。本方案还实现了图像对比对度调节，液晶前照光调节(调节输出脉冲的占空比)，立体图像源自动识别，还有人性化的操作界面(OSD)功能。 2.完成了该系统的硬件平台设计和软件设计。从便携性角度考虑，尽量减小PCB板面积，给出了它们详细的硬件设计电路图。完成了FPGA系统的设计，包括系统整体分析，各个模块的实现原理和具体实现的方法。完成了单片机对AD9883的配置设计。 3.完成了本方案的各项测试和调试工作，主要包括：数据采集部分测试、数据存储部分测试、FPGA器件工作状态测试、以电脑显示器作为显示器的联机调试和以HX7015A作为显示器的联机调试，并且最终调试通过，各项功能都满足预期设计的要求。实验和分析结果论证了系统设计的合理性和使用价值。 本文的研究与实现工作通过实验和分析得到了验证。结果表明，本文提出的由FPGA和SDRAM组成的3D头盔显示系统完全可以实现高质量的立体视觉效果，从而可以将该廉价的3D头盔显示系统用于我国现代化建设中所需要的领域。
上传时间： 2013-07-16
上传用户：xiaoxiang
现代通信朝着全网IP化的进程逐步发展，越来越多的通信需要IP路由查找；同时光纤技术的发展，使得比特速率达到了20Gbps，路由技术成了整个通信系统的瓶颈，迫切需要一种具有高查找性能，低成本的路由算法，能够适应大规模应用。 本文研究了一种高性能、低成本的路由算法。在四分支并行路由查找算法的基础上，实现了双分支并行，每个分支流水查找的16-8-8路由算法。该算法由三级表构成，长度小于16的前缀通过扩展成为长度16的前缀存储在第一级表中；长度小于24位的前缀通过扩展成为长度24的前缀存储在前两级表中；长度大于24的前缀则通过专门的存储空间进行存储。将IP路由的二维查找转化为一维精确查找，每次查找最多访问存储器3次，就可以查得下一跳的路由信息。使用Verilog语言实现了本文提出的算法，并对算法进行了功能仿真。为了实现低成本，该算法采用了FPGA和SSRAM的硬件结构实现。 功能仿真表明本文设计的算法查找速度能适应20Gbps的接口转发速率。
上传时间： 2013-04-24
上传用户：金宜
随着数字图像处理技术的发展，图像处理系统在日常生活、工业、军事和医疗方面等许多领域得到了广泛的应用。 本论文围绕视频图像处理器的设计以及图像增强算法的研究，开展了以下方面的研究： 1.对基于拉普拉斯算子的灰度图像增强算法、基于饱和度分量反馈的自适应亮度增强算法及其改进算法进行了仿真，并分别对增强前后的灰度图像和彩色图像进行了比较。 2.提出了一个视频图像处理器的硬件实现方案。该方案以FPGA为核心，具有较强的图像实时处理能力，具有1路视频输入端口和1路视频输出端口，以及PCI接口和2个UART串行接口。 3.完成了视频图像处理器的原理图设计、印制板图设计。在印制板图设计中，应用信号完整新分析的理论，对高速电路的布局和布线进行了优化设计，保证了硬件电路的性能。
上传时间： 2013-06-13
上传用户：lanjisu111
码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能，使误码率上升，甚至会使传输遭到完全破坏。尤其对于突发传输系统，快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景，研究了突发通信传输模式下的全数字接收机中位同步方法，并予以实现。 本文系统地论述了位同步原理，在此基础上着重研究了位同步的系统结构、码元定时恢复算法以及衡量系统性能的各项指标，为后续工作奠定了基础。 首先根据卫星系统突发信道传输的特点分析了传统位同步方法在突发系统中的不足，接下来对Inmarsat系统的短突发R信道和长突发T信道的调制方式和帧结构做了细致的分析，并在Agilent ADS中进行了仿真。 在此基础上提出了一种充分利用报头前导比特信息的，由滑动平均、阈值判断和累加求极值组成的快速报头时钟捕获方法，此方法可快速精准地完成短突发形式下的位同步，并在FPGA上予以实现，效果良好。 在长突发形式下的报头时钟捕获后还需要对后续数据进行位同步跟踪，在跟踪过程中本论文首先用DSP Builder实现了插值环路的位同步算法，进行了Matlab仿真和FPGA实现。并在插值环路的基础上做出改进，提出了一种新的高效的基于移位算法的位同步方案并予以FPGA实现。最后将移位算法与插值算法进行了性能比较，证明该算法更适合于本项目中Inmarsat的长突发信道位同步跟踪。 论文对两个突发信道的位同步系统进行了理论研究、算法设计以及硬件实现的全过程，满足系统要求。
上传时间： 2013-04-24
上传用户：yare
