虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

快速上

  • iSensor IMU快速入门指南和偏置优化技巧

    iSensor IMU快速入门指南和偏置优化技巧

    标签: iSensor IMU 快速入门

    上传时间: 2014-12-23

    上传用户:小草123

  • 跨阻滤波器的快速实用设计

    跨阻滤波器是将输入的电流信号转换成电压信号的同时完成信号滤波的一种新型滤波器。给出跨阻滤波器的快速实用设计。通过插入一个电压跟随器,可将常用的电压模式滤波器设计方法移植到跨阻滤波器设计中,从而可以实现跨阻滤波器的设计。文中给出了带阻跨阻滤波器的设计实例,仿真结果验证了所提出的设计方法的正确性。

    标签: 跨阻滤波器

    上传时间: 2013-10-10

    上传用户:ccccccc

  • 通信系统中数字上变频技术的研究与设计

    为了将通信系统中数字基带信号调制到中频信号上,采用数字上变频技术,通过对数字I、Q两路基带信号进行FIR成形滤波、半带插值滤波、数字混频处理得到正交调制后的中频信号,最后经MATLAB仿真分析得到相应的时域和频域图,来验证电路设计的有效性。

    标签: 通信系统 数字 变频技术

    上传时间: 2013-10-22

    上传用户:1318695663

  • 华为公司电子工程师培训教程之模拟电子上

    华为公司电子工程师培训教程之模拟电子上

    标签: 华为公司 电子工程师 培训教程 模拟电子

    上传时间: 2013-10-14

    上传用户:洛木卓

  • 声卡虚拟示波器

    功能简介 虚仪声卡万用仪是一个功能强大的基于个人电脑的虚拟仪器。它由声卡实时双踪示波器、声卡实时双踪频谱分析仪和声卡双踪信号发生器组成,这三种仪器可同时使用。本仪器内含一个独特设计的专门适用于声卡信号采集的算法,它能连续监视输入信号,只有当输入信号满足触发条件时,才采集一幀数据,即先触发后采集,因而不会错过任何触发事件。这与同类仪器中常用的先采集一长段数据,然后再在其中寻找触发点的方式,即先采集后触发,截然不同。因此本仪器能达到每秒50幀的快速屏幕刷新率,从而实现了真正的实时信号采集、分析和显示。本仪器还支持各种复杂的触发方式包括超前触发和延迟触发。 虚仪声卡万用仪发挥了以电脑屏幕作为显示的虚拟仪器的优点,支持图形显示的放大和滚动,并将屏幕的绝大部分面积用于数据显示,使您能够深入研究被测信号的任何细节。而市面上有些同类仪器则在人机界面上过分追求“形”似,将传统仪器的面板简单地模拟到电脑屏幕上,占用了大量宝贵的屏幕资源,仅留下较小面积供数据显示用。 虚仪声卡万用仪提供了一套完整的信号测试与分析功能,包括:双踪波形、波形相加、波形相减、李莎如图、电压表、瞬态信号捕捉、RMS绝对幅度谱、相对幅度谱、八度分析(1/1、1/3、1/6、1/12、1/24)、THD、THD+N、SNR、SINAD、频率响应、阻抗测试、相位谱、自相关函数、互相关函数、函数发生器、任意波形发生器、白噪声发生器、粉红噪声发生器、多音合成发生器和扫频信号发生器等。 虚仪声卡万用仪将采集到的数据和分析后的数据保存为标准的WAV波形文件或TXT文本文件。它也支持WAV波形文件的输入和BMP图像文件的输出和打印。支持24比特采样分辨率。支持WAV波形文件的合并和数据抽取。

    标签: 声卡 虚拟示波器

    上传时间: 2013-10-25

    上传用户:silenthink

  • 晶体管电路设计(上)

    晶体管电路设计(上).pdf

    标签: 晶体管 电路设计

    上传时间: 2013-10-22

    上传用户:qlpqlq

  • I2C上拉电阻取值问题

    I2C 的上拉电阻可以是1.5K,2.2K,4.7K, 电阻的大小对时序有一定影响,对信号的上升时间和下降时间也有影响,一般接1.5K 或2.2K.

    标签: I2C 上拉电阻

    上传时间: 2013-11-07

    上传用户:michael20

  • 时钟分相技术应用

    摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79  文献标识码:A   文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。

    标签: 时钟 分相 技术应用

    上传时间: 2013-12-17

    上传用户:xg262122

  • 原创看图快速学PADS_LAYOUT_PCB拼板教程

    原创看图快速学PADS_LAYOUT_PCB拼板教程,或许对你们有用

    标签: PADS_LAYOUT_PCB 拼板 教程

    上传时间: 2013-10-18

    上传用户:小枫残月

  • PROTEL上电子元件图的绘制

    PROTEL上电子元件图的绘制

    标签: PROTEL 电子元件图 绘制

    上传时间: 2013-11-02

    上传用户:xlcky