传感器是测控系统的重要组成部分，但有些传感器，如增量式或绝对式旋转编码器，因无配套的二次仪表，给使用带来不便。有些传感器虽然可以买到配套的仪表，但价格昂贵，功能单一且功能无法扩展。为此，本课题以设计一种通用性强，功能扩展方便的测量仪表为目的，将计算机技术与嵌入式微处理器技术用于测量仪表当中，设计一种基于ARM的嵌入式智能仪表。课题主要研究工作包括： 1.在分析比较各种二次仪表功能的基础上，提出了基于ARM的嵌入式智能仪表设计方案。搭建了仪表的硬件平台。 2.软件设计实现了μC/OS-Ⅱ嵌入式系统在ARM7微控制器上的移植。在此基础上，对嵌入式系统进行了一定的扩展，编写了LCD驱动程序，调用了串口通信，A/D转换等模块的API函数，建立了多任务环境，使仪表兼具PWM脉宽调制功能、数据采集、显示和传输功能。 3.通过增量式、绝对式旋转编码器实验、转矩转速传感器实验、输出模拟信号的角度传感器实验和PWM输出实验验证仪表的功能。 RTOS平台的构建，降低了软件设计的复杂度，提高了系统的实时性和灵活性，缩短了开发周期。经过实验验证，该仪表能够准确测定频率信号、模拟信号及数字信号。
上传时间： 2013-04-24
上传用户：1234567890qqq
随着我国经济建设的快速发展，人们的生活消费水平也越来越高，对餐饮业的服务质量和服务方式也不断地提出新的要求。基于计算机处理和无线通信技术的餐饮服务系统应运而生，本文就基于ARM9的无线餐饮服务终端系统进行了研究和开发，通过对终端的操作，实现无线点菜功能。 在参考阅读了大量信息资料的基础上，确定了以嵌入式系统为终端、基于微功率短距离无线通信技术进行无线通信的整体设计方案。嵌入式系统成本低、体积小、功耗低且可靠性高，是开发餐饮服务终端系统的绝佳选择，而微功率短距离无线通信技术开发容易，成本低廉。所以本课题选择ARM嵌入式开发板和短距离RF无线数据传输模块作为开发餐饮服务终端的硬件。 本文配置了适合嵌入式系统开发的交叉编译环境，在此环境下，通过对系统引导程序的配置、对Linux内核的裁减和对root文件系统的定制，开发了基于本平台的嵌入式Linux操作系统；用C语言编写了基于无线数据传输模块的无线通信应用程序，通过数据发送和数据接收，实现了点菜数据在餐饮服务终端和服务器之间的无线传输；设计了点菜终端的图形用户界面，操作者可在此界面上进行点菜操作，实现点菜功能。 在开发过程中，对Linux操作系统的内核源码、运行和管理机制进行了深入研究，就启动代码的更改和内核的裁减进行了探讨和开发；应用程序采用共享内存的Linux多线程技术进行功能处理，就线程管理问题的进行了分析探讨。
上传时间： 2013-06-12
上传用户：坏坏的华仔
随着计算机技术的发展，嵌入式系统已成为计算机领域的一个重要组成部分，并成为近年来新兴的研究热点。ARM9TDMI是一种高效、低功耗的RISK处理器，以该内核为核心的S3C2410X是一款基于以太网应用的高性价比16/32位微控制器，非常适合嵌入式产品。文本提出并研究了基于ARM-Linux的嵌入式产品平台，完成了系统的硬件和软件设计、实现了操作系统的裁减和移植。并且系统充分利用ARM处理器高性能、低功耗、低成本的优点，扩展平台通用接口，为今后开发基于该平台的应用系统提供了捷径。 Linux由于其代码开放性以及强大的网络功能等特点，在许多的嵌入式网络设备中有着广泛应用，与其他的嵌入式操作系统相比，具有着更多的优势。因此本课题将其作为硬件平台的操作系统，并在这个系统中实现Linux的一些基本操作。论文中介绍的硬件和软件平台也可以为实际应用提供很好的开发起点。 USB作为一种总线技术，已经得到快速的普及和应用，本文实现了Linux操作系统下USB驱动程序的编程设计；此外，本文将嵌入式技术与无线通信技术结合起来，实现了基于ARM-9处理器的无线通信平台的开发。 归纳起来本课题具体工作如下： 1)调研了国内外嵌入式系统开发的现状和发展趋势。并且详细论述了基于ARM-9处理器的硬件结构、嵌入式操作系统以及开发流程。 2)详细研究了Linux在ARM-9硬件平台上的移植。包括移植环境的建立、BootLoader的制作、Linux的裁减和移植、根文件的制作等。 3)详细分析并开发了Linux下USB驱动，包括主机控制器驱动以及设备驱动等内容。 4)基于ARM-9嵌入式微处理器，利用其性价比高，功能丰富，接口完善，可扩展性强等优点将移动通信技术与嵌入式系统融合在一起。实现基于ARM-9处理器的无线通信平台的开发。
上传时间： 2013-04-24
上传用户：lwt123
随着计算机技术、通信技术、集成电路技术和控制技术的发展，传统的工业控制领域正经历着一场前所未有的变革，开始向网络化方向发展。本文即从未来工业控制网络发展的需要出发，设计并实现了以S3C2410微处理器为核心的嵌入式网络控制器。 本文以S3C2410-32 位微处理为核心，设计并实现了具有1路以太网接口、1路 USB Host 接口、1路USB Device 接口、3路RS232串口、1个CAN总线扩展卡、1个RS485扩展卡、1个RS422扩展卡使用、8路A/D、1路D/A、4路 PWM、一个 240×320TFT LCD 显示触摸屏的功能强大的嵌入式网络控制器。并在此基础上，结合嵌入式操作系统Windows CE建立了一个嵌入式软件开发平台。 在深入研究和分析CANopen协议的基础上，实现了基于Windows CE 的嵌入式 CANopen 协议栈，大大提高了嵌入式网络控制器在现场总线上的通信和控制能力，为新型的网络控制算法研究提供了实验平台。在探讨了TCP/IP协议的基础上研究了基于 Windows CE 的嵌入式 TCP/IP 协议栈，掌握了Windows CE 平台的网络 Socket 通信编程，使控制器能够通过以太网接到Intranet或Intemet上。 在完成嵌入式网络控制器硬件与软件设计的基础上，将控制器应用到了网络化的嵌入式数控系统的中央数控单元中，实现数控系统等数控设备小型化、网络化和集成化的需要。并以此为基础，结合计算机控制实验室建设，构建了三层(信息层、控制层和设备层)工业网络实验平台，实现了实验室设备真正的网络互连，为网络控制研究提供了一个高性能的平台。
上传时间： 2013-06-10
上传用户：hzy5825468
采用以PC 550 型工业控制计算机为核心的卫星地面站计算机监控系统,可以通过卫星传送系统,对各卫星地面站设备的运行情况进行远程监控,提高了管理和控制的自动化程度。关键词:工业控制计算
上传时间： 2013-04-24
上传用户：水瓶kmoon5
PWM(脉冲宽度调制)是一种利用数字信号来控制模拟电路的控制技术，广泛应用于电源、电机、伺服系统、通信系统、电子控制器、功率控制等电力电子设备。PWM技术在逆变电路中的应用最为广泛，也是变频技术的核心，同时在机床，液压位置控制系统等机械装置中也发挥着重要的作用。PWM技术已经成为控制领域的一个热点，因此研究PWM发生器对于基础理论的发展和技术的改进都有十分重要的意义。 论文研究的主要内容是用任意波形作为调制信号通过特定的方法来产生所需要的PWM波形，任意波形的合成和PWM波形的生成是两个主要任务。任意波形的合成是课题设计的一个难点，也是影响系统性能的关键因素之一。论文中波形合成采用直接数字频率合成(DDS)技术来实现。DDS技术以相位为地址，通过查找离散幅度数据进行波形合成，具有输出波形相位变化连续、分辨率高、频率转换速率快的优点，而且通过设置控制字可灵活方便地改变输出频率，是目前波形合成的主流方法。 实现PWM发生器的设计方法有多种。在综合比较了单片机、DSP、ARM等常用开发工具特点的基础上，本文提出了一种以可编程逻辑器件(PLD)为主体，单片机辅助配合的设计方法。随着计算机技术和微电了技术的迅速发展，可编程逻辑器件的集成度和容量越来越大，基于PLD的设计方法正逐步成为一种主流于段，是近些年来电子系统设计的一个热点。整个系统分为模拟波形产生、单片机控制电路、FPGA内部功能模块三大部分。FPGA部分的设计是以Altera公司的Quartus Ⅱ软件为开发平台，采用VHDL语言为主要输入手段来完成内部各功能模块的设计输入、编译、仿真等调试工作，目标载体选用性价比比较高的Altera公司的CycloneⅡ系列的器件；单片机控制电路主要负责控制字的设置和显示，波形数据的接受与发送；用MATLAB软件完成仟意波形的绘制和模拟任务。 论文共分五章，详细介绍了课题的背景、PWM发生器的发展和应用以及选题的目的和意义等，论述了系统设计方案的可行性，对外围电路和FPAG内部功能模块的设计方法进行了具体说明，并对仿真结果、系统的性能、存在的问题和改进方法等进行了分析和阐述。整个设计满足PWM发生器的任务和功能要求，设计方法可行。
上传时间： 2013-06-03
上传用户：a155166
《计算机组成原理》是计算机系的一门核心课程。但是它涉及的知识面非常广，内容包括中央处理器、指令系统、存储系统、总线和输入输出系统等方面，学生在学习该课程时，普遍觉得内容抽象难于理解。但借助于该计算机组成原理实验系统，学生通过实验环节，可以进一步融会贯通学习内容，掌握计算机各模块的工作原理，相互关系的来龙去脉。 为了增强实验系统的功能，提高系统的灵活性，降低实验成本，我们采用FPGA芯片技术来彻底更新现有的计算器组成原理实验平台。该技术可根据用户要求为芯片加载由VHDL语言所编写出的不同的硬件逻辑，FPGA芯片具有重复编程能力，使得系统内硬件的功能可以像软件一样被编程，这种称为“软”硬件的全新系统设计概念，使实验系统具有极强的灵活性和适应性。它不仅使该系统性能的改进和扩充变得十分简易和方便，而且使学生自己设计不同的实验变为可能。计算机组成原理实验的最终目的是让学生能够设计CPU，但首先，学生必须知道CPU的各个功能部件是如何工作，以及相互之间是如何配合构成CPU的。因此，我们必须先设计出一个教学用的以FPGA芯片为核心的硬件平台，然后在此基础上开发出VHDL部件库及主要逻辑功能，并设计出一套实验。 本文重点研究了基于FPGA芯片的VHDL硬件系统，由于VHDL的高标准化和硬件描述能力，现代CPU的主要功能如计算，存储，I/O操作等均可由VHDL来实现。同时设计实验内容，包括时序电路的组成及控制原理实验、八位运算器的组成及复合运算实验、存储器实验、数据通路实验、浮点运算器实验、多流水线处理器实验等，这些实验形成一个相互关联的系统。每个实验先由教师讲解原理及原理图，学生根据教师提供的原理图，自己用MAX+PLUSII完成电路输入，学生实验实际上是编写VHDL，不需要写得很复杂，只要能调用接口，然后将程序烧入平台，这样既不会让学生花太多的时间在画电路图上，又能让学生更好的理解每个部件的工作原理和工作过程。 论文首先研究分析了FPGA硬件实验平台，即实验系统的硬件组成。系统采用FPGA-XC4010EPC84，62256CPLD以及其他外围芯片(例如74LS244，74LS275)组成。根据不同的实验要求，规划不同实验控制逻辑。用户可选择不同的实验逻辑，通过把实验逻辑下载到FPGA芯片中构成自己的实验平台。 其次，论文详细的阐述了VHDL模块化设计，如何运用VHDL技术来依次实现CPU的各个功能部件。VHDL语言作为一种国际标准化的硬件描述语言，自1987年获得IEEE批准以来，经过了1993年和2001年两次修改，至今已被众多的国际知名电子设计自动化(EDA)工具研发商所采用，并随同EDA设计工具一起广泛地进入了数字系统设计与研发领域，目前已成为电子业界普遍接受的一种硬件设计技术。再次，论文针对实验平台中遇到的较为棘手的多流水线等问题，也进行了深入的阐述和剖析。学生需要什么样的实验条件，实验内容及步骤才能了解当今CPU所采用的核心技术，才能掌握CPU的设计，运行原理。另外，本论文的背景是需要学生熟悉基本的VHDL知识或技能，因为实验是在编写VHDL代码的前提下完成的。 本文在基于实验室的环境下，基本上较为完整的实现了一个基于FPGA的实验平台方案。在此基础上，进行了部分功能的测试和部分性能方面的分析。本论文的研究，为FPGA在实际系统中的应用提供研究思路和参考方案。论文的研究结果将对FPGA与VHDL标准的进一步发展具有重要的理论和现实意义。
上传时间： 2013-04-24
上传用户：小强mmmm
DS5250是Maxim安全微控制器系列中的一款高度安全、4时钟每机器周期、100%兼容8051指令集的微控制器。DS5250设计用作加密引擎，应用于密码键盘、金融终端及其它数据安全性较高的应用。该器
上传时间： 2013-06-02
上传用户：daoxiang126
随着微电子技术和计算机技术的迅猛发展，尤其是现场可编程器件的出现，为满足实时处理系统的要求，诞生了一种新颖灵活的技术——可重构技术。它采用实时电路重构技术，在运行时根据需要，动态改变系统的电路结构，从而使系统既有硬件优化所能达到的高速度和高效率，又能像软件那样灵活可变，易于升级，从而形成可重构系统。可重构系统的关键在于电路结构可以动态改变，这就需要有合适的可编程逻辑器件作为系统的核心部件来实现这一功能。 论文利用可重构技术和“FD-ARM7TDMLCSOC”实验板的可编程资源实现了一个8位微程序控制的“实验CPU”，将“实验CPU”与实验板上的ARMCPU构成双内核CPU系统，并对双内核CPU系统的工作方式和体系结构进行了初步研究。 首先，文章研究了8位微程序控制CPU的开发实现。通过设计实验CPU的系统逻辑图，来确定该CPU的指令系统，并给出指令的执行流程以及指令编码。“实验CPU”采用的是微程序控制器的方式来进行控制，因此进行了微程序控制器的设计，即微指令编码的设计和微程序编码的设计。为利用可编程资源实现该“实验CPU”，需对“实验CPU”进行VHDL描述。 其次，文章进行了“实验CPU”综合下载与开发。文章中使用“Synplicity733”作为综合工具和“Fastchip3.0”作为开发工具。将“实验CPU”的VHDL描述进行综合以及下载，与实验箱上的ARMCPU构成双内核CPU，实现了基于可重构技术的双内核CPU的系统。根据实验板的具体环境，文章对双内核CPU系统存在的关键问题，如“实验CPU”的内存读写问题、微程序控制器的实现，以及“实验CPU'’框架等进行了改进，并通过在开发工具中添加控制模块和驱动程序来实现系统工作方式的控制。 最后，文章对双核CPU系统进行了功能分析。经分析，该系统中两个CPU内核均可正常运行指令、执行任务。利用实验板上的ARMCPU监视用“实验CPU”的工作情况，如模拟“实验CPU”的内存，实现机器码运行，通过串行口发送的指令来完成单步运行、连续运行、停止、“实验CPU"指令文件传送、“实验CPU"内存修改、内存察看等工作，所有结果可显示在超级终端上。该系统通过利用ARMCPU来监控可重构CPU，研究双核CPU之间的通信，尝试新的体系结构。
上传时间： 2013-04-24
上传用户：royzhangsz
8051处理器自诞生起近30年来，一直都是嵌入式应用的主流处理器，不同规模的805l处理器涵盖了从低成本到高性能、从低密度到高密度的产品。该处理器极具灵活性，可让开发者自行定义部分指令，量身订制所需的功能模块和外设接口，而且有标准版和经济版等多种版本可供选择，可让设计人员各取所需，实现更高性价比的结构。如此多的优越性使得8051处理器牢固地占据着庞大的应用市场，因此研究和发展8051及与其兼容的接口具有极大的应用前景。在众多8051的外设接口中，I2C总线接口扮演着重要的角色。通用的12C接口器件，如带12C总线的RAM，ROM，AD／DA，LCD驱动器等，越来越多地应用于计算机及自动控制系统中。因此，本论文的根本目的就是针对如何在8051内核上扩展I2C外设接口进行较深入的研究。 本课题项目采用可编程技术来开发805l核以及12C接口。由于8051内核指令集相容，我们能借助在现有架构方面的经验，发挥现有的大量代码和工具的优势，较快地完成设计。在8051核模块里，我们主要实现中央处理器、程序存储器、数据存储器、定时／计数器、并行接口、串行接口和中断系统等七大单元及数据总线、地址总线和控制总线等三大总线，这些都是标准8051核所具有的模块。在其之上我们再嵌入12C的串行通信模块，采用自下而上的方法，逐次实现一位的收发、一个字节的收发、一个命令的收发，直至实现I2C的整个通信协议。 8051核及I2C总线的研究通过可编程逻辑器件和一块外围I2C从设备TMPl01来验证。本课题的最终目的是可编程逻辑器件实现的8051核成功并高效地控制扩展的12C接口与从设备TMPl01通信。 用EP2C35F672C6芯片开发的12C接口，数据的传输速率由该芯片嵌入8051微处理的时钟频率决定。经测试其传输速率可达普通速率和快速速率。 目前集成了该12C接口的8051核已经在工作中投入使用，主要用于POS设备的用户数据加密及对设备温度的实时控制。虽然该设备尚未大批量投产，但它已成功通过PCI(PaymentCardIndustry)协会认证。
上传时间： 2013-06-18
上传用户：731140412
